| 作者将IC设计实践经验深入于范例探讨，且每一个范例均经过模拟验证。本书除讲述基本的设计技巧外，还深入介绍了多模块整合设计技术，适合各层次设计者参考使用。希望这本书能带领读者进入以Verilog语言为主的各种相关设计领域中，让读者熟悉Verilog语言的全貌。 |
| 第1章 数字逻辑设计与Verilog的发展过程 1.1 计算机辅助设计与集成电路产业 1.2 硬件描述语言 1.3 集成电路芯片设计流程 第2章 Verilog设计风格与概念 2.1 设计风格 2.2 基本概念 参考文献 第3章 Verjlog设计结构 3.1 设计方法 3.2 模块 3.3 端口 3.4 模块实例的引用 3.5 数据类型 参考文献 第4章 门级描述 4.1 and，or，nand，nor，xor及xnor门 4.2 buf及not门 4.3 实例说明 4.4多路输入选择器实例 习题 参考文献 第5章 数据流建模 5.1 连续赋值 5.2 表达式 5.3 应用实例 习题 参考文献 第6章 行为描述 6.1 过程性结构 6.2 过程性赋值 6.3 begin...end块语句 6.4 if语句 6.5 case语句 6.6 casez语句 6.7 casex语句 6.8 循环 6.9 begin...end区块语句 6.10 fork...join区块语句 6.11 wait语句 6.12 实用范例 习题 参考文献 第7章 函数及任务 7.1 函数 7.2 任务 7.3 函数调用函数 7.4 任务调用函数及任务 7.5 系统函数与任务 习题 参考文献 第8章 用户定义的原语逻辑电路与状态机 8.1 UDP的设计方法 8.2 用UDP描述组合逻辑电路 8.3 用UDP描述时序逻辑电路 8.4 状态机 习题 参考文献 第9章 Verilog程序设计技巧 第10章 电路延迟时序的设定 第11章 实用专题设计范例 |
内容加载中，请稍后...
商品评论（0条）