| 第1章 信息表示 1.1 数制 1.1.1 基本概念 1.1.2 常用数制的表示 1.2 不同数制间的转换 1.2.1 其他进制数转换为十进制数 1.2.2 十进制数转换为其他进制数 1.2.3 二、八、十六进制数间的转换 1.3 带符号二进制数的表示 1.3.1 真值与机器数 1.3.2 定点数与浮点数 1.3.3 原码 1.3.4 反码 1.3.5 补码 1.3.6 真值、原码、反码、补码之间的关系 1.4 编码 1.4.1 数值数据编码 1.4.2 非数值数据编码 本章小结 思考题1 习题1 第2章 逻辑代数基础 2.1 概述 2.2 逻辑代数中的基本概念 2.3 逻辑代数的基本运算 2.3.1 与运算 2.3.2 或运算 2.3.3 非运算 2.4 逻辑代数的基本定理及规则 2.4.1 逻辑代数的基本公理 2.4.2 逻辑代数的基本定理 2.4.3 逻辑代数的3个基本规则 2.5 逻辑函数的性质 2.5.1 复合逻辑 2.5.2 逻辑函数的基本表达式 2.5.3 逻辑函数的标准表达式 2.6 逻辑函数的化简 2.6.1 逻辑函数的代数化简法 2.6.2 逻辑函数的卡诺图化简法 2.6.3 具有无关项的逻辑函数及其化简 本章小结 思考题2 习题2 第3章 硬件描述语言（Verilog HDL）基础 3.1 概述 3.1.1 发展历程 3.1.2 Verilog HDL的特点 3.1.3 Verilog HDL模块化设计理念 3.2 Verilog HDL基础知识 3.2.1 Verilog HDL模块结构 3.2.2 Verilog HDL中的词法表示 3.2.3 Verilog HDL的数据类型 3.2.4 Verilog HDL的运算符 3.3 Verilog HDL模块的3种建模方式 3.3.1 Verilog HDL模块的结构描述方式 3.3.2 Verilog HDL模块的数据流描述方式 3.3.3 Verilog HDL模块的行为描述方式 本章小结 思考题3 习题3 第4章 组合电路的逻辑分析与设计 第5章 锁存器与触发器 第6章 时序电路概要和同步时序电路分析 第7章 典型同步时序电路的设计与应用 第8章 一般同步时序电路的设计 附录A 基于Quartus环境和Verilog HDL的电路设计与仿真实例 参考文献 |
内容加载中，请稍后...
商品评论（0条）