| 第1章 PCB设计介绍1 1.1 PCB设计的发展趋势1 1.1.1 PCB的历史1 1.1.2 PCB设计的发展趋势1 1.2 PCB设计流程简介4 1.3 高级PCB设计工程师的必备知识5 1.4 基于Cadence平台的PCB设计5 第2章 Allegro SPB平台简介8 2.1 Cadence PCB设计解决方案8 2.1.1 PCB Editor技术9 2.1.2 高速设计12 2.1.3 小型化12 2.1.4 设计规划与布线13 2.1.5 模拟/射频设计14 2.1.6 团队协作设计14 2.1.7 PCB Autorouter技术14 2.2 Allegro SPB 软件安装15 第3章 原理图和PCB交互设计18 3.1 OrCAD Capture平台简介18 3.2 OrCAD Capture平台原理图设计流程22 3.2.1 OrCAD Capture设计环境22 3.2.2 创建新项目25 3.2.3 放置器件并连接26 3.2.4 器件命名和设计规则检查27 3.2.5 跨页连接30 3.2.6 网表和Bom31 3.3 OrCAD Capture平台原理图设计规范32 3.3.1 器件、引脚、网络命名规范32 3.3.2 确定封装33 3.3.3 关于改板时候的器件名问题33 3.3.4 原理图可读性与布局34 3.4 正标与反标35 3.5 设计交互38 第4章 PCB Editor设计环境和设置41 4.1 Allegro SPB工作界面41 4.1.1 工作界面与产品说明41 4.1.2 选项面板44 4.2 Allegro SPB参数设置46 4.3 Allegro SPB环境设置50 第5章 封装库的管理和设计方法60 5.1 PCB封装库简介60 5.2 PCB封装命名规则67 5.3 PCB封装创建方法实例68 5.3.1 创建焊盘库70 5.3.2 用Pad Designer 制作焊盘71 5.3.3 手工创建PCB封装78 5.3.4 自动创建PCB封装85 5.3.5 封装实例以及高级技巧89 5.4 PCB封装库管理94 第6章 PCB设计前处理96 6.1 PCB设计前处理概述96 6.2 网表调入96 6.2.1 封装库路径的指定97 6.2.2 Allegro Design Authoring/Capture CIS网表调入98 6.2.3 第三方网表100 6.3 建立板框102 6.3.1 手动绘制板框102 6.3.2 导入DXF格式的板框106 6.4 添加禁布区108 6.5 MCAD-ECAD 协同设计111 6.5.1 第一次导入Baseline的机械结构图111 6.5.2 设计过程中的机械结构修改113 6.5.3 设计结束后建立新的基准（Re-Baseline）118 第7章 约束管理器119 7.1 约束管理器（Constraint Manager）介绍119 7.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint）124 7.2.1 Physical约束和Spacing约束介绍124 7.2.2 建立Net Class124 7.2.3 为Class添加对象（Assigning Objects to Classes）125 7.2.4 设置Physical约束的Default规则126 7.2.5 建立扩展Physical约束128 7.2.6 为Net Class添加Physical约束129 7.2.7 设置Spacing约束的Default规则130 7.2.8 建立扩展Spacing约束130 7.2.9 为Net Class添加Spacing约束131 7.2.10 建立Net Class-Class间距规则132 7.2.11 层间约束（Constraints By Layer）132 7.2.12 Same Net Spacing约束133 7.2.13 区域约束133 7.2.14 Net属性136 7.2.15 Component属性和Pin属性137 7.2.16 DRC工作表137 7.2.17 设计约束138 7.3 实例：设置物理约束和间距约束139 7.3.1 Physical约束设置140 7.3.2 Spacing约束设置142 7.4 电气约束（Electrical Constraint）143 7.4.1 Electrical约束介绍143 7.4.2 Wiring工作表144 7.4.3 Impedance工作表148 7.4.4 Min/Max Propagation Delays工作表149 7.4.5 Relative Propagation Delay工作表151 7.4.6 Total Etch Length工作表153 7.4.7 Differential Pair工作表154 7.5 实例：建立差分线对159 第8章 PCB布局163 8.1 PCB布局要求163 8.2 PCB布局思路166 8.2.1 接口器件，结构定位166 8.2.2 主要芯片布局167 8.2.3 电源模块布局169 8.2.4 细化布局169 8.2.5 布线通道、电源通道评估170 8.2.6 EMC、SI、散热设计173 8.3 布局常用指令175 8.3.1 摆放元件175 8.3.2 按照Room放置器件178 8.3.3 按照Capture CIS原理图页面放置器件181 8.3.4 布局准备183 8.3.5 手动布局186 8.4 其他布局功能190 8.4.1 导出元件库190 8.4.2 更新元件（Update Symbols）191 8.4.3 过孔阵列（Via Arrays）192 8.4.4 模块布局和布局复用193 第9章 层叠设计与阻抗控制197 9.1 层叠设计的基本原则197 9.1.1 PCB层的构成197 9.1.2 合理的PCB层数选择198 9.1.3 PCB层叠设置的常见问题199 9.1.4 层叠设置的基本原则200 9.2 层叠设计的经典案例200 9.2.1 四层板的层叠方案200 9.2.2 六层板的层叠方案201 9.2.3 八层板的层叠方案202 9.2.4 十层板的层叠方案203 9.2.5 十二层板的层叠方案203 9.2.6 十四层以上单板的层叠方案205 9.3 阻抗控制205 9.3.1 阻抗计算需要的参数205 9.3.2 利用Allegro软件进行阻抗计算208 第10章 电源地处理212 10.1 电源地处理的基本原则212 10.1.1 载流能力213 10.1.2 电源通道和滤波215 10.1.3 直流压降215 10.1.4 参考平面216 10.1.5 其他要求216 10.2 电源地平面分割217 10.3 电源地正片铜皮处理221 10.4 电源地处理的其他注意事项225 10.4.1 前期Fanout225 10.4.2 散热问题228 10.4.3 接地方式230 10.4.4 开关电源反馈线设计232 第11章 PCB布线的基本原则与操作236 11.1 布线概述及原则236 11.1.1 布线中的DFM要求236 11.1.2 布线中的电气特性要求239 11.1.3 布线中的散热考虑241 11.1.4 布线其他总结241 11.2 布线规划241 11.2.1 约束设置241 11.2.2 Fanout242 11.2.3 布线246 11.3 手动布线248 11.3.1 添加走线（Add Connect）248 11.3.2 布线编辑命令254 11.3.3 时序等长控制257 11.4 各类信号布线注意事项及布线技巧259 第12章 全局布线环境（GRE）265 12.1 GRE功能简介265 12.1.1 新一代的PCB布局布线工具266 12.1.2 自动布线的挑战266 12.1.3 使用GRE进行布局规划的优点267 12.2 GRE高级布局布线规划269 12.2.1 GRE参数设置270 12.2.2 处理Bundle272 12.2.3 规划Flow275 12.2.4 规划验证277 12.3 高级布局布线规划流程281 12.4 高级布局布线规划实例283 第13章 PCB测试289 13.1 测试方法介绍289 13.2 加测试点的要求291 13.3 加入测试点291 13.4 测试点的生成步骤298 第14章 后处理和光绘文件输出300 14.1 DFX概述300 14.1.1 可制造性要求（DFM）301 14.1.2 可装配性要求（DFA）302 14.1.3 可测试性要求（DFT）302 14.2 丝印（Silkscreen）302 14.2.1 丝印调整303 14.2.2 丝印设计常规要求304 14.3 丝 |
内容加载中，请稍后...
商品评论（0条）