兼容ARM9的软核处理器设计：基于FPGA

.3.2 testbench文件27
3.3 modelsim仿真工具28
3.4 uart串口仿真实例32
结束语34
第4章 fpga开发板原型验证35
4.1 fpga内部结构35
4.2 fpga开发板41
4.3 fpga设计开发流程43
4.4 fpga设计内部单元46
4.5 uart设计在altera fpga的下载执行53
4.6 uart设计在xilinx fpga的下载执行61
结束语77
第5章 arm9微处理器编程模型78
5.1 arm公司历史78
5.2 arm处理器架构79
5.3 微处理器基本模型81
5.4 armv4架构模式84
5.5 armv4架构内部寄存器86
5.6 armv4架构的异常中断89
5.7 armv4架构支持的arm指令集95
5.8 arm指令与中断分析117
结束语119
第6章 兼容arm9微处理器verilog rtl设计120
6.1 确定rtl设计的输入输出端口121
6.2 经典的三级流水线架构125
6.3 经典的五级流水线架构128
6.4 三级流水线改进架构130
6.5 适于兼容arm9微处理器的三级架构134
6.6 影响流水线架构执行的四种状况139
6.7 第一级：取指阶段的verilog rtl实现151
6.8 第二级：乘法运算阶段的verilog rtl实现152
6.9 第三级：加法运算阶段的verilog rtl实现159
6.10 寄存器组的写入168
6.11 cpsr/spsr的写入176
6.12 数据池的读写185
6.13 第四级：读操作数据的回写187
结束语191
第7章 hello world—兼容arm9处理器内核运行的第一个程序192
7.1 基于fpga的soc设计流程193
7.2 使用realview mdk编译hello world程序197
7.3 modelsim仿真输出hello world206
7.4 建立hello world的fpga设计工程213
结束语226
第8章 dhrystone benchmark—兼容arm9处理器内核性能测试227
8.1 dhrystone 2.1介绍228
8.2 移植dhrystone 2.1进行编译232
8.3 使用modelsim仿真运行dhrystone benchmark238
8.4 在线可编程的fpga soc设计工程245
8.5 dhrystone benchmark在开发板中运行254
结束语258
第9章 uclinux仿真—结合skyeye，启动不带mmu的操作系统259
9.1 arm7tdmi-s处理器内核260
9.2 以arm7tdmi为核心的单片机266
9.3 uclinux嵌入式操作系统269
9.4 skyeye硬件模拟平台270
9.5 modelsim下仿真uclinux启动过程274
结束语290
第10章 linux操作系统仿真—结合mini2440开发板，启动带mmu的操作系统291
10.1 arm920t处理器内核291
10.2 s3c2440a 32位微控制器296
10.3 mini2440 arm9开发板298
10.4 nand flash仿真模型301
10.5 为兼容arm9处理器内核增加协处理器指令303
10.6 建立仿真linux操作系统的testbench305
结束语318
附录a 启动linux操作系统的全部打印log信息320
附录b 兼容arm9处理器内核带注释的verilog rtl代码329
附录c 相关网址389