| 第1章 设计中常用的方程 1.1 MOS管的电流方程 1.1.1 简单的电流方程 1.1.2 饱和区的沟道长度调制效应 1.1.3 小尺寸MOS管的电流方程 1.2 CMOS倒相器的交、直流特性 1.2.1 CMOS倒相器的直流特性 1.2.2 CMOS倒相器的瞬态特性 1.3 CMOS电路中的节点电容 1.3.1 PN结势垒电容 1.3.2 栅电容 1.3.3 节点电容 1.4 CMOS传输门 1.4.1 CMOS传输门的直流传输特性 1.4.2 CMOS传输门的导通电阻 1.4.3 CMOS传输门的衬底偏压效应 1.4.4 CMOS传输门的瞬态特性 1.5 设计参数的萃取 第1章参考文献 第2章 CMOS电路基本单元的优化设计 2.1 CMOS电路优化设计的条件 2.1.1 上升时间和下降时间相等的优化条件 2.1.2 最佳噪声容限的优化条件 2.1.3 最佳的驱动能力 2.2 CMOS倒相器的优化设计 2.3 CMOS基本门的优化设计 2.3.1 与非门的优化设计 2.3.2 或非门的优化设计 2.3.3 减小芯片面积的基本门设计 2.4 CMOS传输门的优化设计 2.4.1 传输门结构速度的优化设计 2.4.2 CMOS传输门导通电阻的优化设计 2.5 输出级驱动能力的优化设计 2.5.1 输出驱动级间的优化设计 2.5.2 输出驱动级的优化设计 2.6 CMOS D型触发器的优化设计 2.6.1 D型触发器的设计分析 2.6.2 D型触发器的设计举例 第3章 逻辑控制单元 3.1 或与非门 3.2 与或非门 3.3 二选一电路 3.3.1 钟控门组成的二选一电路 3.3.2 传输门组成的二选一电路 3.3.3 传输门和钟控门组成的二选一电路 3.4 异或门和同或门 3.4.1 异或门 3.4.2 同或门 3.5 半加器和全加器 3.5.1 同或门加倒相器组成的半加器 3.5.2 传输门和钟控门组成的半加器 3.5.3 全加器 3.6 I/O（输入/输出）结构 3.6.1 输入缓冲器 3.6.2 三态输出和I/O双向缓冲器 第4章 触发器 4.1 锁存器 4.1.1 传输门、钟控门和倒相器组成的锁存器 4.1.2 带有复位和置位的锁存器 4.1.3 与或非门和或与非门组成的锁存器 4.1.4 双时钟控制的锁存器 4.2 施密特触发器 4.3 D型触发器 4.3.1 传输门和倒相器组成的D型触发器 4.3.2 倒相器和钟控门组成的D型触发器 4.3.3 传输门、钟控门和倒相器组成的D型触发器 4.3.4 倒比管和钟控门组成的D型触发器 4.4 带有复位的D型触发器 4.4.1 与非门和或非门控制复位的D型触发器 4.4.2 钟控与非门控制复位的D型触发器 4.4.3 复位与时钟控制有关的D型触发器 4.5 带有置位的D型触发器 4.5.1 与非门控制置位的D型触发器 4.5.2 钟控与非门和与非门控制置位的D型触发器 4.5.3 单个与非门控制置位的D型触发器 4.5.4 置位与时钟控制有关的D型触发器 4.6 带有复位和置位的D型触发器 4.6.1 典型的与非门和或非门组成的带有复位和置位的D型触发器 4.6.2 与或非门和或与非门组成的带有复位和置位的D型触发器 4.6.3 钟控与非门和与非门组成的带有复位和置位的D型触发器 4.7 带有双时钟控制的D型触发器 4.7.1 没有复位端的双钟控D型触发器 4.7.2 带有复位的双钟控D型触发器 4.7.3 由钟控门组成的双钟控D型触发器 4.7.4 由钟控门组成并带有复位和置位的双钟控D型触发器 第5章 计数器 …… 第6章 存储电路 第7章 CMOS模拟电路及数模兼容电路 第8章 BiCMOS兼容工艺与电路 第9章 低压与高压兼容的电路 第10章 可靠性设计 第11章 可测性设计 |
内容加载中，请稍后...
商品评论（0条）