(特价书)数字系统测试与可测试设计

.2.4.3 内部表示 21
2.4.4 线逻辑和双向性 22
2.5 建模的层次 23
参考文献 25
习题 26
第3章 逻辑模拟 27
3.1 应用 27
3.2 基于模拟设计验证中的问题 28
3.3 模拟的类型 29
3.4 未知的逻辑值 30
3.5 编译后模拟 32
3.6 事件驱动模拟 34
3.7 时延模型 35
3.7.1 门级时延模型 35
3.7.2 功能元件的时延模型 36
3.7.3 rtl中时延模型 37
3.7.4 时延模型的其他方面 37
3.8 元件求值 38
3.9 冒险检测 40
3.10 门级事件驱动模拟 43
3.10.1 跳变独立的额定传输时延 43
3.10.2 其他逻辑值 47
3.10.3 其他时延模型 49
3.10.4 振荡控制 52
3.11 模拟引擎 53
参考文献 55
习题 58
第4章 故障模型 61
4.1 逻辑故障模型 61
4.2 故障检测和冗余 63
4.2.1 组合电路 63
4.2.2 时序电路 67
4.3 故障等价和故障定位 69
4.3.1 组合电路 69
4.3.2 时序电路 71
4.4 故障支配 71
4.4.1 组合电路 71
4.4.2 时序电路 72
4.5 单固定型故障模型 72
4.6 多固定型故障模型 77
4.7 固定的rtl变量 80
4.8 故障变量 80
参考文献 81
习题 83
第5章 故障模拟 86
5.1 应用 86
5.2 通用故障模拟技术 88
5.2.1 串行故障模拟 88
5.2.2 公共概念和术语 88
5.2.3 并行故障模拟 89
5.2.4 演绎故障模拟 91
5.2.5 并发故障模拟 97
5.2.6 比较 102
5.3 组合电路的故障模拟 103
5.3.1 并行向量的单故障传播 103
5.3.2 临界路径跟踪 104
5.4 故障采样 111
5.5 统计故障分析 113
5.6 本章小结 115
参考文献 116
习题 120
第6章 单固定型故障测试 122
6.1 基本问题 122
6.2 组合电路中的单固定型故障的 自动测试生成 123
6.2.1 面向故障的自动测试生成 123
6.2.2 故障独立atg 147
6.2.3 随机测试生成 152
6.2.4 组合的确定性/随机tg 158
6.2.5 atg系统 162
6.2.6 其他tg方法 165
6.3 时序电路ssf的atg 167
6.3.1 使用迭代阵列模型的tg 167
6.3.2 基于模拟的tg 177
6.3.3 使用rtl模型的tg 177
6.3.4 随机测试生成 182
6.4 本章小结 182
参考文献 184
习题 190
第7章 桥接故障测试 195
7.1 桥接故障模型 195
7.2 无反馈桥接故障的检测 197
7.3 反馈桥接故障的检测 198
7.4 桥接故障模拟 201
7.5 桥接故障的测试生成 203
7.6 本章小结 204
参考文献 204
习题 204
第8章 功能测试 206
8.1 基本问题 206
8.2 不使用故障模型的功能测试 206
8.2.1 启发式方法 206
8.2.2 使用二叉判决图的功能测试 209
8.3 穷举和伪穷举测试 211
8.3.1 组合电路 211
8.3.2 时序电路 213
8.3.3 迭代逻辑阵列 214
8.4 针对具体故障模型的功能测试 218
8.4.1 功能故障模型 218
8.4.2 微处理器故障模型 218
8.4.3 测试生成过程 222
8.4.4 实例研究 226
8.5 本章小结 226
参考文献 227
习题 229
第9章 可测试性设计 231
9.1 可测试性 231
9.1.1 折衷 232
9.1.2 可控制性和可观测性 233
9.2 特别的可测试性设计技术 234
9.2.1 测试点 234
9.2.2 初始化 236
9.2.3 单稳多频振荡器 238
9.2.4 振荡器和时钟 239
9.2.5 分割计数器和移位寄存器 239
9.2.6 分割大的组合电路 240
9.2.7 逻辑冗余 241
9.2.8 全局反馈通路 241
9.3 通过扫描寄存器提高可控制性和 可观测性 242
9.4 通用的基于扫描的设计 247
9.4.1 全串行集成扫描 247
9.4.2 隔离的串行扫描 248
9.4.3 非串行扫描 248
9.5 扫描设计的存储单元 249
9.6 典型的扫描设计 253
9.7 扫描设计成本 258
9.8 板级和系统级dft方法 259
9.8.1 系统级总线 259
9.8.2 系统级扫描通路 259
9.9 高级扫描概念 260
9.9.1 多测试阶段 260
9.9.2 使用i通路的部分扫描 261
9.9.3 结构化部分扫描设计ballast 264 ..
9.10 边界扫描标准 268
9.10.1 背景 268
9.10.2 边界扫描单元 270
9.10.3 板级测试模式和芯片测试模式 271
9.10.4 测试总线 274
9.10.5 测试总线电路 274
参考文献 278
习题 282
第10章 测试压缩技术 287
10.1 压缩技术的基本方面 287
10.2 对1计数压缩 288
10.3 跳变计数压缩 290
10.4 奇偶校验压缩 292
10.5 症候测试 293
10.6 特征分析 294
10.6.1 线性反馈移位寄存器的理论 和操作 294
10.6.2 用lfsr实现的特征分析器 301
10.6.3 多输入特征寄存器 304
10.7 本章小结 306
参考文献 306
习题 310
第11章 内建自测试 313
11.1 bist概念介绍 313
11.1.1 硬核 314
11.1.2 测试分级 314
11.2 bist测试向量生成 315
11.2.1 穷举测试 315
11.2.2 伪随机测试 315
11.2.3 伪穷举测试 316
11.3 一般离线bist体系结构 329
11.4 一些特定的bist体系结构 331
11.4.1 中央独立式板级bist体系结构 331
11.4.2 内建评估和自测试 332
11.4.3 随机测试插槽 332
11.4.4 lssd片上自测试 333
11.4.5 使用misr和并行srsg的 自测试 335
11.4.6 并发bist体系结构 336
11.4.7 带有边界扫描的中央式、内嵌 的bist体系结构 337
11.4.8 随机测试数据 337
11.4.9 同时自测试 338
11.4.10 循环分析测试系统 340
11.4.11 循环自测试通路 340
11.4.12 内建逻辑模块观测 344
11.4.13 小结 351
11.5 高级bist概念 352
11.5.1 测试调度 353
11.5.2 对bilbo寄存器的控制 354
11.5.3 部分-侵入bist 356
11.6 板级自测试设计 357
参考文献 358
习题 365
第12章 逻辑级诊断 368
12.1 基本概念 368
12.2 故障字典 369
12.3 引导探针测试 373
12.4 精简uut的诊断方法 377
12.5 组合电路的故障诊断 378
12.6 诊断专家系统 379
12.7 效果-原因分析 381
12.8 基于结构和行为的诊断推理 383
参考文献 385
习题 387
第13章 自校验设计 388
13.1 基本理论 388
13.2 检错码和纠错码的应用 389
13.3 多个位错误 393
13.4 校验电路和自校验 393
13.5 自校验的校验器 394
13.6 奇偶校验函数 395
13.7 完全自校验m/n码校验器 396
13.8 完全自校验的等价校验器 398
13.9 自校验的伯格码校验器 398
13.10 自校验组合电路的通用理论 399
13.11 自校验的时序电路 400
参考文献 401
习题 402
第14章 pla测试 403
14.1 引言 403
14.2 pla测试问题 404
14.2.1 故障模型 405
14.2.2 传统测试生成方法中的问题 406
14.3 pla的测试生成算法 406
14.3.1 确定性测试生成 407
14.3.2 半随机测试生成 407
14.4 可测试pla设计 408
14.4.1 具有特殊编码的并发可 测试pla 408
14.4.2 奇偶可测试pla 411
14.4.3 特征可测试pla 414
14.4.4 pla的划分和测试 417
14.4.5 完全可测试pla设计 420
14.5 pla测试方法的评价 421
14.5.1 tdm度量准则 421
14.5.2 pla测试技术的评价 423
参考文献 428
习题 431
第15章 系统级诊断 433
15.1 系统级诊断的简单模型 433
15.2 pmc模型的一般化 437
15.2.1 系统诊断图的一般化 437
15.2.2 可能测试结果的一般化 438
15.2.3 诊断度量的一般化 438
参考文献 440
习题 441
索引 443...