数字系统设计--CPLD应用与VHDL编程

.1.9 思考题答案28
第2章 逻辑函数与逻辑门29
2.1 基本逻辑函数30
2.1.1 非、与以及或函数30
2.1.2 有效电平36
2.2 逻辑开关和发光二极管指示器37
2.2.1 逻辑开关37
2.2.2 发光二极管指示器38
2.3 导出的逻辑函数40
2.3.1 与非(nand)函数和或非(nor)函数40
2.3.2 多输入与非门和多输入或非门42
2.3.3 异或(xor)以及异或非(xnor)函数42
2.4 德摩根(demorgan)定理和逻辑门的等效形式44
2.5 逻辑门的使能和禁止特性48
2.5.1 与门和或门49
2.5.2 与非门和或非门51
2.5.3 异或门和异或非门52
2.5.4 三态缓冲器53
2.6 集成电路逻辑门55
2.7 小结60
2.8 术语61
2.9 习题65
2.10 思考题答案69
第3章 布尔代数和组合逻辑70
3.1 布尔表达式、逻辑图和真值表70
3.1.1 由逻辑图得到布尔表达式71
3.1.2 由布尔表达式得到逻辑图74
3.1.3 由逻辑图或布尔表达式得到真值表77
3.2 sop和pos模式79
3.3 布尔代数定理86
3.3.1 交换律、结合律和分配律86
3.3.2 单变量定理88
3.3.3 多变量定理93
3.4 化简sop和pos表达式99
3.5 用卡诺图方法化简104
3.5.1 两变量卡诺图106
3.5.2 三变量和四变量卡诺图107
3.5.3 沿卡诺图的外边对单元分组108
3.5.4 由真值表得到卡诺图109
3.5.5 卡诺图中的多个组110
3.5.6 重叠分组111
3.5.7 最简条件113
3.5.8 使用卡诺图对部分化简的电路进一步化简114
3.5.9 无关状态117
3.5.10 pos表达式化简120
3.6 小结122
3.7 术语123
3.8 习题124
3.9 思考题答案140
第4章 可编程逻辑器件和max＋plus ii简介142
4.1 什么是可编程逻辑器件143
4.2 用max＋plus ii对pld进行编程145
4.3 图形设计文件146
4.3.1 输入元件147
4.3.2 连接元件150
4.3.3 指定引脚名称152
4.4 编译max＋plus ii文件152
4.5 层次化设计154
4.5.1 默认符号以及用户元件库155
4.5.2 创建设计层次157
4.6 文本设计文件(vhdl)158
4.6.1 实体和结构体158
4.6.2 max+plus ii中的vhdl模板163
4.6.3 集成vhdl和图形设计元件164
4.7 创建物理设计165
4.7.1 分配引脚号165
4.7.2 在altera up－1电路板上对cpld进行编程167
4.7.3 max+ plus ii编程器169
4.8 小结171
4.9 术语173
4.10 习题176
第5章 组合逻辑函数180
5.1 译码器181
5.1.1 单逻辑门译码器181
5.1.2 多输出译码器183
5.1.3 2-4译码器的仿真186
5.1.4 vhdl二进制译码器190
5.1.5 max+plus ii 报告文件194
5.1.6 7段译码器195
5.2 编码器203
5.2.1 优先编码器204
5.2.2 vhdl 优先编码器206
5.2.3 bcd码优先编码器208
5.3 多路选择器209
5.3.1 时变信号的多路选择211
5.3.2 多路选择器的vhdl实现212
5.3.3 多路选择器的应用214
5.4 多路输出选择器221
5.4.1 时分复用信号的多路输出选择222
5.4.2 cmos模拟多路选择器/多路输出选择器224
5.5 数值比较器226
5.6 奇偶产生器和校验器232
5.7 小结237
5.8 术语239
5.9 习题241
5.10 思考题答案245
第6章 数字运算与运算电路247
6.1 数字运算248
6.2 有符号二进制数的表示251
6.2.1 原码形式251
6.2.2 反码形式251
6.2.3 补码形式252
6.3 有符号二进制运算252
6.3.1 有符号加法252
6.3.2 减法253
6.3.3 负的和或差254
6.3.4 有符号数的值域254
6.3.5 符号位溢出256
6.4 十六进制运算258
6.4.1 十六进制加法259
6.4.2 十六进制减法260
6.5 数字和字符代码261
6.5.1 bcd码261
6.5.2 格雷码263
6.5.3 ascii码264
6.6 二进制加法器和减法器266
6.6.1 全加器和半加器266
6.6.2 并行二进制加法/减法器272
6.6.3 使用vhdl元件实现并行加法器275
6.6.4 溢出检测284
6.7 bcd码加法器287
6.7.1 进位输出289
6.7.2 和的修正289
6.7.3 多位数字bcd码加法器291
6.8 max+plus ii中的进位产生292
6.9 小结295
6.10 术语298
6.11 习题300
6.12 思考题答案305
第7章 时序逻辑电路306
7.1 锁存器307
7.2 nand/nor锁存器310
7.2.1 nand锁存器的操作311
7.2.2 锁存器用作开关反跳器317
7.3 门控锁存器320
7.3.1 门控sr锁存器320
7.3.2 透明式锁存器(门控d锁存器)322
7.3.3 用max+ plus ii实现d锁存器323
7.3.4 vhdl中的多位锁存器326
7.4 边沿触发d触发器328
7.5 边沿触发的jk触发器332
7.5.1 同步和异步电路335
7.5.2 异步输入(预置和清零)337
7.6 边沿触发的t触发器340
7.7 时序参数341
7.8 小结343
7.9 术语345
7.10 习题..346
7.11 思考题答案357
第8章 可编程逻辑电路359
8.1 可编程sop阵列360
8.2 pal熔丝矩阵和组合输出逻辑362
8.3 极性可编程的pal输出367
8.4 寄存器输出的pal器件370
8.5 通用pal和通用阵列逻辑(gal)373
8.5.1 palce16v8374
8.5.2 gal22v10377
8.6 max7000s cpld379
8.7 flex10k cpld381
8.8 小结386
8.9 术语387
8.10 习题389
第9章 计数器与移位寄存器392
9.1 数字计数器的基本概念393
9.1.1 状态转移图394
9.1.2 比特数和最大系数395
9.1.3 计数序列表和时序图395
9.2 同步计数器398
9.2.1 同步计数器的分析399
9.2.2 确定一个同步计数器的系数402
9.3 同步计数器的设计404
9.3.1 典型设计方法404
9.3.2 触发器激励表405
9.3.3 模12同步计数器的设计405
9.4 二进制计数器的vhdl编程411
9.4.1 计数器的行为描述412
9.4.2 vdhl中的lpm计数器413
9.5 同步计数器的控制选项415
9.5.1 并行载入415
9.5.2 计数使能420
9.5.3 双向计数器421
9.5.4 计数器输出的译码423
9.6 采用vhdl编写可预置双向计数器426
9.6.1 行为描述427
9.6.2 lpm计数器430
9.7 移位寄存器435
9.7.1 串行移位寄存器436
9.7.2 双向移位寄存器440
9.7.3 带并行载入功能的移位寄存器441
9.8 用vhdl编写移位寄存器443
9.8.1 结构化设计444
9.8.2 数据流设计446
9.8.3 行为描述设计447
9.8.4 指定位数的移位寄存器448
9.8.5 lpm移位寄存器451
9.9 移位寄存计数器455
9.9.1 环形计数器455
9.9.2 johnson计数器458
9.10 小结463
9.11 术语465
9.12 习题467
9.13 思考题答案473
第10章 状态机设计475
10.1 状态机475
10.2 不带控制输入的状态机477
10.2.1 经典设计方法477
10.2.2 状态机的vhdl设计480
10.3 带控制输入的状态机483
10.3.1 设计带控制输入状态机的经典方法484
10.3.2 用vhdl实现带控制输入的状态机487
10.4 常开按键的开关反跳器492
10.4.1 基于4位移位寄存器的开关反跳器492
10.4.2 通过行为描述设计的开关反跳电路495
10.5 状态机的无用状态498
10.6 交通灯控制器504
10.7 小结506
10.8 术语507
10.9 习题507
10.10 思考题答案512
第11章 逻辑门电路514
11.1 逻辑门电路的电特性515
11.2 传输延时519
11.3 扇出521
11.4 功耗526
11.4.1 ttl器件的功耗527
11.4.2 高速cmos器件中的功耗529
11.5 噪声容限531
11.6 ttl与cmos门的交互533
11.6.1 高速cmos驱动74ls534
11.6.2 74ls驱动74hc534
11.6.3 74ls驱动74hct534
11.6.4 74ls驱动低电压cmos534
11.7 ttl门内部电路535
11.7.1 作为逻辑器件的双极型晶体管536
11.7.2 ttl集电极开路反相器和与非门538
11.7.3 集电极开路的应用544
11.7.4 推挽输出极548
11.7.5 三态门554
11.7.6 其他基础的ttl门555
11.8 mos逻辑门内部电路557
11.8.1 mosfet结构558
11.8.2 mos晶体管偏置要求559
11.8.3 coms反相器561
11.8.4 cmos与非门/或非门562
11.8.5 cmos与门和或门565
11.8.6 cmos传输门566
11.9 ttl和cmos的变体567
11.9.1 ttl 逻辑器件系列568
11.9.2 cmos 逻辑器件系列570
11.10 小结572
11.11 术语575
11.12 习题578
11.13 思考题答案583
第12章 模拟电路与数字电路的连接585
12.1 模拟信号和数字信号586
12.2 数模转换591
12.2.1 加权型电阻d/a转换器593
12.2.2 r-2r梯形d/a转换器595
12.2.3 集成电路d/a转换器mc1408598
12.2.4 dac性能说明607
12.3 模数转换610
12.3.1 并行a/d 转换器610
12.3.2 逐次逼近a/d转换器612
12.3.3 双斜率a/d转换器615
12.3.4 采样保持电路620
12.3.5 采样频率和混叠现象621
12.4 数据采集624
12.4.1 adc的cpld接口624
12.4.2 基于cpld的数据采集网络629
12.5 小结631
12.6 术语633
12.7 习题635
12.8 思考题答案640
第13章 存储器件与系统641
13.1 存储器的基本概念642
13.1.1 地址和数据642
13.1.2 ram和rom645
13.1.3 存储容量645
13.1.4 控制信号647
13.2 随机存取存储器648
13.2.1 静态ram单元649
13.2.2 静态ram单元阵列651
13.2.3 动态ram单元653
13.3 只读存储器(rom)655
13.3.1 掩模编程rom655
13.3.2 可擦除可编程只读存储器eprom656
13.3.3 电可擦除可编程只读存储器eeprom660
13.3.4 闪存661
13.4 顺序存储器：fifo和lifo663
13.5 动态ram模块664
13.6 存储系统665
13.7 小结669
13.8 术语670
13.9 习题673
13.10 思考题答案...674
附录a 奇数题号习题答案676