数字设计（第三版）

.2.5 规范和标准式
2.6 其他逻辑运算
2.7 数字逻辑门
2.8 集成电路
2.9 习题
2.10 参考文献

第3章 门电路的化简

3.1 图形法化简
3.2 四变量卡诺图
3.3 五变量卡诺图
3.4 和之积的化简
3.5 无关条件
3.6 电路的与非门和或非门实现
3.7 其他的两级电路实现
3.8 异-或函数
3.9 硬件描述语言
3.10 习题
3.11 参考文献

第4章 组合逻辑

4.1 组合电路
4.2 分析步骤
4.3 设计步骤
4.4 二进制加-减器
4.5 十进制加法器
4.6 二进制乘法器
4.7 数值比较器
4.8 译码器
4.9 编码器
4.10 多路转换器
4.11 组合电路的硬件描述语言
4.12 习题
4.13 参考文献

第5章 同步时序逻辑

5.1 时序电路
5.2 锁存器
5.3 触发器
5.4 同步时序电路分析
5.5 用hdl描述时序电路
5.6 状态化简和分配
5.7 设计过程
5.8 习题
5.9 参考文献

第6章 寄存器和计数器

6.1 寄存器
6.2 移位寄存器
6.3 环形计数器
6.4 同步计数器
6.5 其他计数器
6.6 用hdl描述寄存器和计数器
6.7 习题
6.8 参考文献

第7章 存储器和可编程逻辑器件

7.1 概述
7.2 随机存取存储器
7.3 存储器译码
7.4 检纠错
7.5 只读存储器
7.6 可编程逻辑阵列
7.7 可编程阵列逻辑
7.8 时序可编程器件
7.9 习题
7.10 参考文献

第8章 寄存器传输级

8.1 寄存器传输级定义
8.2 hdl的寄存器传输级描述
8.3 算法状态机
8.4 设计示例
8.5 设计示例的hdl描述
8.6 二进制乘法器
8.7 控制逻辑
8.8 二进制乘法器的hdl描述
8.9 乘法器设计
8.10 习题
8.11 参考文献

第9章 异步时序逻辑

9.1 概述
9.2 分析步骤
9.3 由锁存器构成的电路
9.4 设计步骤
9.5 状态表和流程表的简化
9.6 无竞争的状态分配
9.7 冒险
9.8 设计示例
9.9 习题
9.10 参考文献

第10章 数字集成电路

10.1 引言
10.2 专用特征
10.3 双极型晶体管特性
10.4 rtl和dtl电路
10.5 晶体管-晶体管逻辑
10.6 发射极耦合逻辑
10.7 金属氧化物半导体
10.8 互补型mos
10.9 cmos传输门电路
10.10 hdl的开关级建模
10.11 习题
10.12 参考文献

第11章 实验

11.1 实验介绍
11.2 二进制和十进制
11.3 数字逻辑门
11.4 布尔函数的化简
11.5 组合电路
11.6 代码转换
11.7 使用多路选择器进行设计
11.8 加法器和减法器
11.9 触发器
11.10 时序电路
11.11 计数器
11.12 移位寄存器
11.13 串行加法
11.14 存储器单元
11.15 灯式手球
11.16 时钟脉冲发生器
11.17 并行加法器和累加器
11.18 二进制乘法器
11.19 异步序列电路
11.20 verilog hdl模拟实验

第12章 标准图形符号

12.1 矩形符号
12.2 限定符号
12.3 相关符号
12.4 组合部件的符号
12.5 触发器的符号
12.6 寄存器的符号
12.7 计数器的符号
12.8 ram的符号
12.9 习题
12.10 参考文献

部分习题解答