| 第一篇 绪论 总结 思考题 第二篇 基础部分 第一章 Verilog的基本知识 1.1 硬件描述语言 1.2 VerilogHDL的历史 1.3 VerilogHDL和VHDL的比较 1.4 Verilog的应用情况和适用的设计 1.5 采用VerilogHDl设计复杂数字电路的优点 1.6 采用硬件描述语言的设计流程简介 本章小结 思考题 第二章 Verilog语法的基本概念 2.1 Verilog模块的基本概念 2.2 Verilog用于模块的测试 本章小结 思考题 第三章 模块的结构、数据类型和变量、基本的运算符号 3.1 模块的结构 3.2 数据类型及其常量与变量 3.3 运算符及表达式 本章小结 思考题 第四章 运算符、赋值语句与结构 第五章 条件语句、循环语句、块语句与生成语句 第六章 结构语句、系统任务、函数语句和显示系统任务 第七章 调试用系统任务和常用编译预处理语句 第八章 语法概念练习 第三篇 设计和验证部分 第九章 Verilog HDL模型的不同抽象级别 第十章 编写和验证简单的纯相合逻辑模块 第十一章 复杂数字系统的构成 第十二章 同步状态机的原理、结构和设计 第十三章 设计可综合状态机的指导原则 第十四章 深入理解阻塞和非阻塞赋值 第十五章 较复杂时序逻辑电路设计实践 第十六章 复时序逻辑电路设计实践 第十七章 简化的RISC CPU设计 第十八章 虚拟器件、虚拟接口模型、基于平台的设计方法及其在大型数字系统设计中的应用 参考文献 |
内容加载中，请稍后...
商品评论（0条）