《Xilinx FPGA/CPLD设计初级教程》是由西安电子科技大学出版社出版的。 |
| 《xilinx fpgacpld设计初级教程》 上篇基础内容 第1章pld概述 1．1pld发展历程 1．2pld器件的分类 1．3简单的pld器件结构 1．4fpga／cpild的基本概念 1．4．1基于乘积项的cpld结构和原理 1．4．2基于查找表的fpga结构和原理 习题1 第2章xilnx的fpga／cpld芯片介绍 2．1fpga芯片介绍 2．1．1virtex系列 2．1．2spartan系列 2．2cpld芯片介绍 习题2 第3章verilog hdl语言基础知识 3．1verilog hdl简介 3．1．1硬件描述语言hdl 3．1．2 verilog hdl的历史 .3．1．3 verilog hdl语言与℃语言的比较 3．2verilog hdl模块的基本结构 3．3verilog hdl语言规范 3．4verilog hdl语言中的常量和变量 3．4．1常量 3．4．2符号常量 3．4．3变量 3．5verilog hdl语言中的运算符 3．5．1算术运算符 3．5．2 位运算符 3．5．3逻辑运算符 3．5．4关系运算符 3．5．5等式运算符 3．5．6移位运算符 3．5．7条件运算符 3．5．8位拼接运算符 3．5．9缩减运算符 3．6verilog hdl语言中的块语句和赋值语句 3．6．1块语句 3．6．2赋值语句 3．7过程语句 3．7．1initial语句 3．7．2always语句 3．8条件语句 3．8．1if-else语句 3．8．2case语句 3．9循环语句 3．9．1forever语句 3．9．2repeat语句 3．9．3while语句 3．9．4for语句 3．10task和function说明语句 3．10．1task说明语句 3．10．2function说明语句 3．11系统任务和函数 3．11．1系统任务$display和$write 3．11．2系统任务$monitor 3．11．3系统函数$time和$realtime 3．11．4系统任务$stop和$fnish 3．11．5系统任务$readmemb和$readmemh 3．11．6系统函数$random 3．12编译预处理 3．12．1宏定义、define 3．12．2文件包含处理、include 3．12．3时间尺度、timescale 习题3 第4章verilog hdl程序的描述方式 4．1门级结构描述 4．1．1veilog hdl内置门元件的介绍 4．1．2门级结构描述实例 4．2行为描述 4．3数据流描述 4．4混合描述 习题4 第5章常用数字电路的设计技巧 5．1锁存器的产生 5．2d触发器的妙用 5．2．1毛刺的消除 5．2．2系统工作频率的提高 5．3优化的有限状态机设计 5．4按键抖动的消除方法 习题5 第6章fpga器件的全局时钟资源的使用 6．1全局时钟资源的使用方法 6．2含有clkdll模块的全局时钟资源调用 6．3含有dcm模块的全局时钟资源调用 习题6 第7章微控制器picobiaze介绍 7．1picoblaze处理器概述 7．2picoblaze处理器软件包介绍 7．3picoblaze处理器结构分析 习题7 下篇实验案例 实验一led循环流水灯显示 实验二按键消抖 实验三键控走马灯 实验四音符演奏器 实验五数码管循环计数器 实验六数码管蛇形显示 实验七数字秒表一 实验八数字秒表二 附录1基于basys的实验指导——led循环流水灯显示 附录2ezboard cpld板卡介绍 f2．1系统概述 f2．2套件各部分详细说明 f2．2．1主芯片——xilinx xc95144xl 10tqgl00c f2．2．2电源部分 f2．2．3led f2．2．4 7段4位数码管 f2．2．5拨码开关 f2．2．6按键 f2．2．7蜂鸣器 f2．2．8扩展接口 f2．2．9时钟电路 f2．2．10cpld jtag 参考文献 |
![EDA工程的理论与实践——SOC系统芯片设计[按需印刷]](http://images.china-pub.com/ebook15001-20000/18486/zcover.jpg)
内容加载中，请稍后...
商品评论（0条）