| 从FPGA的基本结构到Verilog HDL语言； 从硬件设计到SOPC系统开发； 从FPGA的设计方法到各种技巧； 从组合逻辑门电路设计到IP核设计和SOPC系统的构建。 |
| 第1章 PLD/FPGA简介 1.1 可编程逻辑器件简介 1.2 可编程逻辑器件的发展历史 1.3 FPGA/CPLD的基本结构 1.3.1 FPGA的基本结构 1.3.2 CPLD的基本结构 1.3.3 FPGA和CPLD的比较 1.4 FPGA/CPLD的设计流程 1.4.1 PLD开发软件 1.4.2 PLD/FPGA的分类和使用 1.5 小结 第2章 Verilog HDL介绍 2.1 硬件描述语言简介 2.1.1 Verilog HDL的特点 2.1.2 Verilog HDL的设计流程简介 2.2 Verilog模块的基本概念和结构 2.2.1 Verilog模块的基本概念 2.2.2 Verilog HDL模块的基本结构 2.3 数据类型及其常量及变量 2.4 运算符及表达式 2.4.1 算术运算符 2.4.2 关系运算符 2.4.3 逻辑运算符 2.4.4 按位逻辑运算符 2.4.5 条件运算符 2.4.6 移位运算符 2.4.7 拼接运算符 2.4.8 缩减运算符 2.5 条件语句和循环语句 2.5.1 条件语句 2.5.2 case 语句 2.5.3 while语句 2.5.4 for语句 2.6 结构说明语句 2.6.1 initial语句 2.6.2 always语句 2.6.3 task和function语句 2.7 系统函数和任务 2.7.1 标准输出任务 2.7.2 仿真控制任务 2.7.3 时间度量系统函数 2.7.4 文件管理任务 2.8 小结 第3章 Altera FPGA设计 3.1 Altera高密度FPGA 3.1.1 主流高端FPGA——Stratix系列 3.1.2 内嵌高速串行收发器的FPGA Stratix GX系列 3.2 Altera的Cyclone系列低成本FPGA 3.2.1 新型可编程架构 3.2.2 嵌入式存储资源 3.2.3 专用外部存储接口电路 3.2.4 支持的接口和协议 3.2.5 锁相环的实现 3.2.6 I/O特性 3.2.7 Nios II嵌入式处理器 3.2.8 配置方案 3.3 Altera的MAX II系列CPLD器件 3.4 Quartus II软件综述 3.4.1 Quartus II软件的特点及支持的器件 3.4.2 Quartus II软件的工具及功能简介 3.4.3 Quartus II软件的用户界面 3.5 设计输入 3.5.1 建立工程 3.5.2 建立设计 3.6 综合 3.7 布局布线 3.8 仿真 3.9 编程与配置 3.10 小结 第4章 FPGA组合逻辑 第5章 FPGA的硬件设计技术 第6章 基于Nios II的SOPC系统设计 第7章 Nios II的SOPC系统的设计实例 第8章 系统时序逻辑设计技术 第9章 基于FPGA的IP核设计技术 第10章 FPGA的数据采集系统设计 第11章 基于FPGA的硬件回路仿真器设计 附录SPIIP核代码 |
内容加载中，请稍后...
商品评论（0条）