网上购物 货比三家
您现在的位置:快乐比价网 > 图书 > 计算机与网络 > 硬件及维护 > 商品详情

Verilog HDL与CPLD/FPGA项目开发教程

分享到:
Verilog HDL与CPLD/FPGA项目开发教程

最 低 价:¥17.50

定 价:¥25.00

作 者:聂章龙. 张静. 主编

出 版 社:机械工业

出版时间:2010-9-1

I S B N:9787111313656

商品详情

编辑推荐

《Verilog HDL与CPLD/FPGA项目开发教程》:全国高等职业教育规划教材

内容简介

作者简介

目录

出版说明前言第1章 CPLD,FPGA项目开发入门1.1 CPLD/FPGA开发系统概述1.1.1 PLD的发展历程及发展趋势1.1.2 CPLD/FPGA概述1.1.3 CPLD/FPGA的结构与原理1.2 CPLD/FPGA器件识别1.2.1 CPLD/FPGA产品概况1.2.2 MAX系列产品的基本功能及编程方式1.3 CCITCPLD/FPGA实验仪使用1.3.1 实验仪结构设计1.3.2 熟悉实验仪的元器件1.3.3 解析主控芯片EPMl270T144C51.3.4 了解实验仪的外围接口及其引脚对应关系1.3.5 设计实验仪原理图1.3.6 设计Byte Blastel下载口1.4 QuartusⅡ开发环境应用1.4.1 安装QuartusIl7.2开发环境1.4.2 设计三人表决器1.5 Verilog HDL语言基础应用1.5.1 认识Verilog HDL语言基本结构1.5.2 辨别Verilog HDL语言数据类型1.5.3 识别Verilog HDL语言运算符及表达式1.6 Verilog HDL语言实例设计1.6.1 闪烁灯设计1.6.2 流水灯设计1.7 习题第2章 基于CPLD,FPGA的单元项目开发2.1 项目l设计基本逻辑门电路2.2 项目2设计译码器2.2.1 任务1设计3.8译码器2.2.2 任务2设计八段LED数码管译码电路2.3 项目3编码器和数据选择器设计2.3.1 任务l设计8-3优先编码器2.3.2 任务2设计4.1数据选择器2.4 项目4触发器设计2.4.1 任务l触发器概述2.4.2 任务2识别基本触发器2.4.3 任务3识别触发器的逻辑功能2.4.4 任务4设计时钟触发器2.4.5 任务5设计直接置位复位触发器2.4.6 任务6转换不同逻辑功能的触发器2.5 项目5全加器设计2.5.1 任务1设计一位全加器2.5.2 任务2设计串行进位加法器2.5.3 任务3设计先行进位加法器2.5.4 任务4设计加减法器2.6 项目6计数器设计2.6.1 任务1设计二进制计数器2.6.2 任务2设计七进制计数器2.6.3 任务3采用异步置数和同步清零的方法设计七进制计数器2.7 项目7乘法器设计2.7.1 任务1利用被乘数左移法设无符号乘法器2.7.2 任务2利用部分积右移法设无符号乘法器2.7.3 任务3设计带符号乘法器2.8 项目8除法器设计2.8.1 任务1利用比较法设计除法器2.8.2 任务2利用恢复余数法设计除法器2.8.3 任务3利用不恢复余数法设计除法器2.9 项目9键盘LED发光二极管应用设计2.9.1 任务1键盘LED发光二极管应用之2.9.2 任务2键盘LED发光二极管应用之二2.9.3 任务3键盘去抖动设计2.10 项目10静、动态LED发光二极管显示2.10.1 任务1静态数码管的显示设计2.10.2 任务2动态数码管显示设计2.11 项目11点阵LED显示屏及其汉字显示2.11.1 任务1点阵LED显示屏测试2.11.2 任务2汉字显示2.12 项目12蜂鸣器应用设计2.12.1 任务1发出报警声2.12.2 任务2设计简易数字电子琴2.12.3 任务3设计“梁祝”音乐片段2.13 项目13LCD液晶显示系统设计2.13.1 任务1了解液晶显示的基础知识2.13.2 任务2液晶屏滚动显示“www.ccit.is.cn”字符2.14 习题第3章 基于CPLD,FPGA的综合项目开发3.1 项目1基于VerilogHDL的数字时钟设计与实现3.1.1 任务1任务提出及设计分析3.1.2 任务2分频模块设计3.1.3 任务3校时模块设计3.1.4 任务4计时处理模块设计3.1.5 任务5报时模块设计3.1.6 任务6显示模块设计3.1.7 任务7顶层模块设计3.1.8 任务8下载调试运行3.2 项目2基于VerilogHDL的交通信号灯模拟控制设计3.2.1 任务1任务提出及设计分析3.2.2 任务2初始化模块设计3.2.3 任务3分频模块设计3.2.4 任务4控制A方向4盏灯亮火模块设计3.2.5 任务5控制B方向4盏灯亮灭模块设计3.2.6 任务6A、B方向各种灯剩余时间的显示模块设计3.2.7 任务7顶层文件设计3.2.8 任务8下载调试运行3.3 项目3UART异步串行通信设计3.3.1 任务l串行通信基础知识3.3.2 任务2串行发送模块设计3.3.3 任务3串行接收模块设计3.4 项目4基于VerilogHDL的四路数字式竞赛抢答器设计3.4.1 任务1任务提出及设计分析3.4.2 任务2信号锁存电路设计3.4.3 任务3计分电路设计3.4.4 任务4数码管显示电路设计3.4.5 任务5顶层文件设计3.4.6 任务6下载调试运行3.5 习题附录附录A Verilog HDL关键字附录B Quartusl L7.2支持的Verilog HDL数据类型和语句附录C 基于Verilog HDL的CPLD/FPGA设计常见问题解析附录D 高级语言的串行通信编程参考文献

商品评论(0条)

暂无评论!

您的浏览历史

loading 内容加载中,请稍后...