网上购物 货比三家
您现在的位置:快乐比价网 > 图书 > 计算机与网络 > 电子电路与微处理器 > 商品详情

PLD在电子电路设计中的应用(电子电路设计循序渐进系列教程)

分享到:
PLD在电子电路设计中的应用(电子电路设计循序渐进系列教程)

最 低 价:¥22.10

定 价:¥32.00

作 者:江国强

出 版 社:清华大学出版社

出版时间:2007-04-01

I S B N:9787302147756

商品详情

编辑推荐

  本书分为7章,包括PLD技术概述、可编程逻辑器件、Quartus II软件操作基础、VHDL、Verilog HDL 、基于PLD的DSP开发技术和PLD在电子电路设计中的应用。另外在附录A、附录B和附录C中,分别介绍Altera DE2开发板使用方法、伟福EDA6000实验开发系统和康芯GW48 EDA系统的使用。每章还附有思考题和习题。
      本书面向实际、内容丰富、图文并茂、通俗易懂,可作为高等工科院校高年级学生的教材和学习参考资料,亦可作为电子设计竞赛的赛前辅导用书。

内容简介

  本书分为7章。
         第1章PLD技术概述,介绍PLD技术的基本概念、PLD设计流程、支持PLD
  技术的软件工具和硬件描述语言。
         第2章可编程逻辑器件,介绍可编程逻辑器件的分类、结构和编程方法
  。
         第3章EDA工具软件,介绍Altera公司的Quartus II软件的使用方法,
  作为PLD设计的基础。通过本章的学习,读者可以用Quartus II软件的原理
  图输入法,设计数字电路和系统,并掌握用试验开发系统或开发板进行设
  计电路的硬件验证。
         第4章VHDL,介绍VHDL的语言要素、程序结构以及描述风格,并介绍最
  基本、最典型的数字逻辑电路的VHDL描述,作为VHDL工程设计的基础。通
  过本章的学习,读者可初步掌握使用Quartus II软件的文本编辑输入法开
  发设计PLD的基本技能。
         第5章Verilog HDL,介绍Verilog HDL的语言规则、数据类型和语句结
  构,并介绍最基本、最典型的数字逻辑电路的Verilog HDL描述,作为
  Verilog HDL工程设计的基础。
         第6章基于PLD的DSP开发技术,介绍利用Matlab/DSP Builder工具进行
  DSP模块设计、Matlab模型仿真、SignalCompiler使用方法、使用Modelsim
  进行RTL级仿真、使用Quartus II实现时序仿真和DSP设计的硬件实现与测
  试方法。通过本章的学习,读者可初步掌握利用Matlab/DSP Builder工具
  ,直接用PLD来硬件实现DSP功能的开发技术。
         第7章PLD在电子电路设计中的应用,主要介绍PLD在电子电路设计中的
  应用,包括在组合逻辑电路中的应用、时序逻辑电路中的应用和综合应用
  。帮助读者提高可编程逻辑器件的设计能力。
         考虑到国内各高等院校配置有不同的可编程逻辑器件实验板或开发系
  统,本书在附录A、附录B和附录C中,分别介绍Altera DE2开发板使用方法
  、伟福EDA6000实验开发系统和康芯GW48 EDA系统使用说明。每章还附有思
  考题和习题。
         本书面向实际、内容丰富、图文并茂、通俗易懂,可作为高等工科院
  校高年级学生的教材和学习参考资料,亦可作为电子设计竞赛的赛前辅导
  用书。

作者简介

  第1章  PLD技术概述1
  1.1  PLD发展简史1
  1.2  PLD设计流程2
  1.2.1  设计准备3
  1.2.2  设计输入3
  1.2.3  设计处理4
  1.2.4  设计校验5
  1.2.5  器件编程5
  1.2.6  器件测试和设计验证6
  1.3  硬件描述语言6
  1.3.1  VHDL6
  1.3.2  Verilog HDL7
  1.4  常用EDA工具8
  1.4.1  设计输入编辑器8
  1.4.2  仿真器8
  1.4.3  HDL综合器9
  1.4.4  适配器(布局布线器)9
  1.4.5  下载器(编程器)9
  本章小结10
  思考题和习题10
  第2章  可编程逻辑器件11
  2.1  PLD的基本原理11
  2.1.1  PLD的分类11
  2.1.2  阵列型PLD14
  2.1.3  现场可编程门阵列FPGA18
  2.1.4  基于查找表(LUT)的结构20
  2.2  PLD的设计技术23
  2.2.1  PLD的设计方法24
  2.2.2  在系统可编程技术24
  2.2.3  边界扫描技术27
  2.3  PLD的编程与配置28
  2.3.1  CPLD的ISP方式编程29
  2.3.2  使用PC机的并口配置FPGA30
  本章小结31
  思考题和习题32
  第3章  QUARTUS II软件操作基础33
  3.1  Quartus II软件的安装33
  3.2  Quartus II软件的主界面37
  3.3  Quartus II的图形编辑输入法38
  3.3.1  编辑输入图形设计文件39
  3.3.2  编译设计文件43
  3.3.3  仿真设计文件44
  3.3.4  编程下载设计文件48
  3.4  MAX+PLUS II设计项目的转换54
  3.5  Quartus II宏功能模块的使用方法54
  3.5.1  设计原理55
  3.5.2  编辑输入顶层设计文件55
  3.5.3  仿真顶层设计文件63
  3.5.4  硬件验证与测试63
  3.5.5  图形文件的转换65
  
  3.6  嵌入式锁相环宏功能模块的使用方法66
  3.7  设计优化71
  3.7.1  面积与速度的优化71
  3.7.2  时序约束与选项设置72
  3.7.3  Fitter设置73
  3.8  Quartus II的RTL阅读器74
  本章小结75
  思考题和习题76
  第4章  VHDL77
  4.1  VHDL设计实体的基本结构77
  4.1.1  库、程序包78
  4.1.2  实体78
  4.1.3  结构体79
  4.1.4  配置80
  4.1.5  基本逻辑器件的VHDL描述80
  4.2  VHDL语言要素84
  4.2.1  VHDL文字规则84
  4.2.2  VHDL数据对象86
  4.2.3  VHDL数据类型88
  4.2.4  VHDL的预定义数据类型88
  4.2.5  IEEE预定义的标准逻辑位和矢量90
  4.2.6  用户自定义数据类型方式91
  4.2.7  VHDL操作符91
  4.2.8  VHDL的属性94
  4.3  VHDL的顺序语句96
  4.3.1  赋值语句96
  4.3.2  流程控制语句97
  4.3.3  WAIT(等待)语句104
  4.3.4  ASSERT(断言)语句105
  4.3.5  NULL(空操作)语句105
  4.4  并行语句106
  4.4.1  PROCESS(进程)语句107
  4.4.2  块语句108
  4.4.3  并行信号赋值语句109
  4.4.4  子程序和并行过程调用语句111
  4.4.5  元件例化(COMPONENT)语句114
  4.4.6  生成语句116
  4.5  VHDL的库和程序包119
  4.5.1  VHDL库119
  4.5.2  VHDL程序包119
  4.6  VHDL设计流程121
  4.6.1  编辑VHDL源程序121
  4.6.2  设计8位计数显示译码电路顶层文件124
  4.6.3  编译顶层设计文件125
  4.6.4  仿真顶层设计文件126
  4.6.5  下载顶层设计文件126
  本章小结126
  思考题和习题126
  第5章  Verilog HDL129
  5.1  Verilog HDL设计模块的基本结构129
  
  5.1.1  模块端口定义129
  5.1.2  模块内容130
  5.2  ……

目录

商品评论(0条)

暂无评论!

您的浏览历史

loading 内容加载中,请稍后...