
| 本书系统地介绍了EDA技术和VHDL硬件描述语言,将VHDL的基础知识、编程技巧和实用方法与实际工程开发技术在先进的EDA设计平台——Quartus II上很好地结合起来,使读者能通过本书的学习迅速了解并掌握EDA技术的基本理论和工程开发实用技术,并为后续的深入学习和发展打下坚实的理论与实践基础。全书共分6部分:EDA技术的概述;FPGA/CPLD器件的结构原理;VHDL实用技术;Quartus II及IP核的详细使用方法;基于VHDL的16位CPU设计技术;基于MATLAB和DSP Builder平台的详细的EDA设计技术和大量实用系统设计示例。本书内容丰富,讲解通俗易懂,具有很强的可读性。 |
| 第1章 概述1 1.1 电子设计自动化技术及其发展1 1.2 电子设计自动化应用对象2 1.3 VHDL4 1.4 EDA的优势5 1.5 面向FPGA的开发流程6 1.5.1 设计输入6 1.5.2 综合7 1.5.3 布线布局(适配)8 1.5.4 仿真8 1.5.5 下载和硬件测试9 1.6 Quartus II概述9 1.7 IP核10 1.8 EDA技术的发展趋势12 第2章 PLD硬件特性与编程技术14 2.1 PLD概述14 2.1.1 PLD的发展历程14 2.1.2 PLD的分类15 2.2 低密度PLD可编程原理16 2.2.1 电路符号表示17 2.2.2 PROM18 2.2.3 PLA19 2.2.4 PAL20 2.2.5 GAL22 2.3 CPLD的结构与可编程原理22 2.4 FPGA的结构与工作原理26 2.4.1 查找表逻辑结构26 2.4.2 Cyclone系列器件的结构与原理27 2.5 硬件测试技术32 2.5.1 内部逻辑测试32 2.5.2 JTAG边界扫描测试32 2.6 FPGA/CPLD产品概述33 2.6.1 Lattice公司CPLD器件系列33 2.6.2 Xilinx公司的FPGA和CPLD器件系列34 2.6.3 Altera公司的FPGA和CPLD器件系列35 2.6.4 Actel公司的FPGA器件37 2.6.5 Altera公司的FPGA配置方式与配置器件37 2.7 编程与配置38 2.7.1 JTAG方式的在系统编程39 2.7.2 使用PC并行口配置FPGA39 2.7.3 FPGA配置器件40 第3章 VHDL基础42 3.1 VHDL基本语法42 3.1.1 组合电路描述42 3.1.2 VHDL结构44 3.2 时序电路描述48 3.2.1 D触发器48 3.2.2 时序描述VHDL规则49 3.2.3 时序电路的不同表述方法53 3.3 全加器的VHDL描述55 3.3.1 半加器描述55 3.3.2 CASE语句57 3.3.3 例化语句59 3.4 计数器设计60 3.5 一般计数器的VHDL设计方法63 3.5.1 相关语法64 3.5.2 程序功能分析65 3.5.3 移位寄存器设计66 3.6 数据对象67 3.6.1 常数68 3.6.2 变量68 3.6.3 信号69 3.6.4 进程中的信号赋值与变量赋值70 3.7 IF语句概述77 3.8 进程语句归纳80 3.8.1 进程语句格式80 3.8.2 进程结构组成81 3.8.3 进程要点81 3.9 并行赋值语句概述84 3.10 双向和三态电路信号赋值85 3.10.1 三态门设计85 3.10.2 双向端口设计86 3.10.3 三态总线电路设计88 3.11 仿真延时90 3.11.1 固有延时90 3.11.2 传输延时91 3.11.3 仿真 ?92 习题92 第4章 Quartus II使用方法95 4.1 Quartus II设计流程95 4.2 嵌入式逻辑分析仪107 4.3 编辑SignalTap II的触发信号111 4.4 LPM_ROM宏模块应用112 4.4.1 工作原理112 4.4.2 定制初始化数据文件113 4.4.3 定制LPM_ROM元件115 4.4.4 完成顶层设计119 4.5 In-System Memory Content Editor应用121 4.6 LPM_RAM/FIFO的定制与应用122 4.6.1 LPM_RAM定制122 4.6.2 FIFO定制123 4.7 LPM嵌入式锁相环调用124 4.8 IP核NCO使用方法127 4.9 原理图设计方法132 4.10 流水线乘法器的混合输入设计134 习题137 实验与设计138 实验4-1 组合电路的设计138 实验4-2 时序电路的设计139 实验4-3 含异步清0和同步时钟使能的加法计数器的设计139 实验4-4 用原理图输入法设计8位全加器13…… |
商品评论(0条)