最 低 价：￥26.40
| Himanshu Bhamagar是位于美国加州新港海滩（Newport Beach）的科胜讯（Conexant）系统公司ASIC设计小组的领导。科胜讯系统公司是世界上最大的专门提供半导体通信电子产品的公司。Himanshu在使用Synopsys和其他EDA工具厂商提供的最新的高性能工具来定义下一代的ASIC设计流程方法学方面具有较深的造诣。
在加入科胜讯之前，Himanshu在新加坡ST微电子工作，该公司的总部位于法国Grenoble。他在斯旺西（Swansea）大学（英国威尔士）获得了电子与计算机科学专业的学士学位。在克莱姆森大学（美国南卡罗来纳州）获得了超大规模集成电路设计专业的硕士学位。 |
| 第1章 ASIC设计方法学 1.1 传统的设计流程 1.1.1 规范和RTL编码 1.1.2 动态仿真 1.1.3 约束、综合和扫描插入 1.1.4 形式验证 1.1.5 使用PrimeTime进行静态时序分析 1.1.6 布局、布线和验证 1.1.7 工程改变命令 1.2 Physical Compiler流程 1.2.1 物理综合 1.3 小结 第2章 入门指南静态时序分析与综合 2.1 设计示例 2.2 初始设置 2.3 传统流程 2.3.1 布图前的步骤 2.3.2 布图后步骤 2.4 Physical Compiler流程 2.5 小结 第3章 基本概念 3.1 Synopsys产品 3.2 综合环境 3.2.1 启动文件 3.2.2 系统库变量 3.3 对象、变量和属性 3.3.1 设计对象 3.3.2 变量 3.3.3 属性 3.4 找寻设计对象 3.5 Synopsys格式 3.6 数据组织 3.7 设计输入 3.8 编译指令 3.8.1 HDL编译器指令 3.8.2 VHDL编译器指令 3.9 小结 第4章 Synopsys工艺库 4.1 工艺库 4.1.1 逻辑库 4.1.2 物理库 4.2 逻辑库基础 4.2.1 库类 4.2.2 库级属性 4.2.3 环境描述 4.2.4 单元描述 4.3 延时计算 4.3.1 延时模型 4.3.2 延时计算问题 4.4 何谓好库? 4.5 小结 第5章 划分和编码风格 5.1 综合划分 5.2 何谓RTL? 5.2.1 软件与硬件 5.3 通用指导方针 5.3.1 工艺无关 5.3.2 时钟相关逻辑 5.3.3 顶层没有粘合逻辑 …… 第6章 设计约束 第7章 优化设计 第8章 可测性设计 第9章 LINKS TO LAYOUT和布图后优化——包括时钟树插入 第10章 物理综合 第11章 SDF生成——为动态时序仿真 第12章 PRIMETIME基础 第13章 静态时序分析——使用Prime Time 附录A 使用Physical Compiler的一个新的时序闭合方法 附录B Makefile实例 |
![Microchip PIC系列单片机原理、应用与开发[按需印刷]](http://images.china-pub.com/ebook15001-20000/15432/zcover.jpg)
内容加载中，请稍后...
商品评论（0条）