VHDL电路设计

.2.3.2 时序逻辑电路的分析22
2.3.3 时序逻辑电路的设计26
2.4 学习小结28
2.5 思考与练习29
第3章 vhdl程序结构与要素31
3.1 vhdl程序基本结构31
3.1.1 实体32
3.1.2 结构体35
3.1.3 描述风格36
3.2 vhdl文字规则40
3.2.1 数值型文字40
3.2.2 标识符42
3.3 vhdl基本数据对象与数据类型43
3.3.1 vhdl数据对象43
3.3.2 vhdl数据类型47
3.4 vhdl表达式与运算符57
3.5 学习小结63
3.6 思考与练习63
第4章 vhdl基本描述语句64
4.1 顺序描述语句64
4.1.1 wait语句65
4.1.2 代入语句68
4.1.3 赋值语句69
4.1.4 if语句71
4.1.5 case语句75
4.1.6 for loop语句78
4.1.7 while loop语句79
4.1.8 next语句80
4.1.9 exit语句82
4.1.10 return语句83
4.1.11 report语句83
4.1.12 null语句84
4.1.13 assert语句85
4.2 并行描述语句86
4.2.1 并发信号代入语句（concurrent signal assignment）87
4.2.2 进程语句（process）92
4.2.3 元件调用语句（component）94
4.2.4 端口映射语句（port map）96
4.2.5 类属参数传递语句（generic）98
4.2.6 块语句（block）100
4.2.7 过程语句（procedure）105
4.2.8 函数（function）108
4.2.9 生成语句（generate）111
4.2.10 延时语句115
4.3 属性描述语句117
4.3.1 属性预定义117
4.3.2 数值类属性描述语句117
4.3.3 函数类属性描述语句124
4.3.4 信号类属性描述语句132
4.3.5 数据类型类属性描述语句139
4.3.6 数据区间类属性描述语句140
4.3.7 用户自定义属性语句141
4.4 学习小结142
4.5 思考与练习144
第5章 组合逻辑电路的vhdl语言描述145
5.1 基本逻辑门电路145
5.1.1 2输入与非门电路145
5.1.2 2输入或非门电路148
5.1.3 反相器电路149
5.1.4 2输入异或门电路150
5.1.5 2输入同或门电路151
5.1.6 多输入门电路152
5.2 选择器电路155
5.2.1 2选1选择器156
5.2.2 16选1选择器157
5.3 编码器与译码器电路159
5.3.1 编码器159
5.3.2 译码器161
5.4 三态门及总线缓冲器电路165
5.4.1 三态门165
5.4.2 总线缓冲器167
5.5 加法器电路170
5.6 求补器电路177
5.7 乘法器电路178
5.8 数值比较器电路182
5.9 移位器电路185
5.10 学习小结186
5.11 思考与练习187
第6章 时序逻辑电路的vhdl语言描述189..
6.1 时序电路的时钟信号189
6.1.1 时钟边沿的描述189
6.1.2 时钟作为敏感信号191
6.2 时序电路的复位信号193
6.2.1 时序电路的同步复位方法193
6.2.2 时序电路的异步复位方法194
6.3 锁存器电路195
6.3.1 电平锁存器195
6.3.2 同步锁存器196
6.3.3 异步锁存器197
6.3.4 自定制锁存器198
6.4 触发器电路200
6.4.1 d触发器200
6.4.2 t触发器205
6.4.3 jk触发器208
6.5 寄存器电路210
6.5.1 10位通用寄存器211
6.5.2 串入-串出移位寄存器211
6.5.3 串入-并出移位寄存器214
6.5.4 循环移位寄存器216
6.5.5 双向移位寄存器220
6.5.6 串/并入-串出移位寄存器221
6.6 计数器电路225
6.6.1 同步计数器225
6.6.2 异步计数器230
6.6.3 自定制计数器231
6.7 学习小结234
6.8 思考与练习235
第7章 有限状态机的vhdl语言描述236
7.1 有限状态机概述236
7.2 有限状态机的vhdl语言描述237
7.3 moore型状态机的设计247
7.4 mealy型状态机的设计250
7.5 有限状态机的状态编码252
7.5.1 符号化的状态编码252
7.5.2 直接状态编码252
7.6 非法状态的处理258
7.7 学习小结261
7.8 思考与练习261
第8章 采用vhdl的数字系统设计262
8.1 层次化结构设计262
8.2 自顶向下的设计方法263
8.3 库265
8.4 程序包267
8.5 配置275
8.6 系统设计实例280
8.6.1 存储器设计281
8.6.2 4位微处理器设计287
8.7 学习小结296
8.8 思考与练习296
第9章 仿真、综合与优化297
9.1 仿真297
9.1.1 仿真输入信号的生成298
9.1.2 仿真的δ延时305
9.2 综合306
9.2.1 约束条件307
9.2.2 工艺库308
9.2.3 门级映射309
9.3 设计优化309
9.3.1 模块复用310
9.3.2 流水线设计313
9.4 设计实现315
9.5 学习小结317
9.6 思考与练习317
第10章 在quartus ii中进行电路设计318
10.1 quartus ii软件的安装318
10.1.1 配置要求318
10.1.2 安装步骤319
10.1.3 授权方法324
10.1.4 设计特点326
10.2 quartus ii软件的设计流程328
10.2.1 图形用户界面设计流程328
10.2.2 eda工具设计流程330
10.2.3 命令行可执行文件331
10.2.4 quartus ii软件的设计流程332
10.2.5 常用窗口介绍333
10.3 设计项目输入334
10.3.1 创建工程项目文件335
10.3.2 创建图形编辑文件336
10.3.3 创建文本编辑文件346
10.3.4 创建存储器编辑文件348
10.3.5 创建波形编辑文件350
10.4 设计项目编译与仿真353
10.4.1 quartus ii软件的编译器选项设置353
10.4.2 编译设计项目359
10.4.3 仿真设计项目361
10.5 设计项目时序分析364
10.5.1 时序分析的基本参数介绍364
10.5.2 时序分析选项设置364
10.5.3 进行时序分析366
10.5.4 查看时序分析结果367
10.6 设计项目的下载编程367
10.6.1 器件编程介绍368
10.6.2 进行器件编程368
10.7 学习小结370
10.8 思考与练习370
附录a vhdl保留字371
附录b 常用逻辑符号对照表372
附录c 常用vhdl开发软件372
附录d 习题答案373
参考文献393...