最 低 价：￥31.40
定 价：￥39.80
作 者：(美)维加亚拉哈文(Vijayaraghavan S.) (美)拉门那斯(Ramanathan M.)著 陈俊杰 著
出 版 社：清华大学出版社
出版时间：2006-10
I S B N：7302134413
| 本书的写作方式可以使工程师快速掌握System Verilog断言。第0、1和2章，可以使您充分了解基础语法和一些通用的模拟技巧。阅读完这三章，读者应该能在他们的设计/验证环境中写断言。第3、4、5和6章是不同类型的设计的“烹饪书”。读者如果在他们自己的环境里遇到类似的设计可以参考这些章节，以这些章节作为起点开始写断言。这些章节也可以作为指导。 随书附一张光盘。本书中所有例子都可以用VCS 2005.06发行版运行，也包括运行这些例子的脚本范例。VCS是Synopsys公司的注册商标。 |
| 第0章 基于断言的验证 1 第1章 SVA介绍 5 1.1 什么是断言 5 1.2 为什么使用SystemVerilog断言(SVA) 6 1.3 SystemVerilog的调度 8 1.4 SVA术语 9 1.4.1 并发断言 9 1.4.2 即时断言 10 1.5 建立SVA块 11 1.6 一个简单的序列 12 1.7 边沿定义的序列 13 1.8 逻辑关系的序列 15 1.9 序列表达式 15 1.10 时序关系的序列 16 1.11 SVA中的时钟定义 18 1.12 禁止属性 19 1.13 一个简单的执行块 21 1.14 蕴含操作符 21 1.14.1 交叠蕴含 22 1.14.2 非交叠蕴含 23 1.14.3 后续算子带固定延迟的蕴含 24 1.14.4 使用序列作为先行算子的蕴含 25 1.15 SVA检验器的时序窗口 27 1.15.1 重叠的时序窗口 29 1.15.2 无限的时序窗口 30 1.16 “ended”结构 32 1.17 使用参数的SVA检验器 35 1.18 使用选择运算符的SVA检验器 36 1.19 使用true表达式的SVA检验器 38 1.20 “$past”构造 39 1.21 重复运算符 42 1.21.1 连续重复运算符[*] 43 1.21.2 用于序列的连续重复运算符[*] 44 1.21.3 用于带延迟窗口的序列的连续重复运算符[*] 46 1.21.4 连续运算符[*]和可能性运算符 47 1.21.5 跟随重复运算符[->] 48 1.21.6 非连续重复运算符[=] 50 1.22 “and”构造 51 1.23 “intersect”构造 54 1.24 “or”构造 56 1.25 “first_match”构造 58 1.26 “throughout”构造 60 1.27 “within”构造 61 1.28 内建的系统函数 63 1.29 “disable iff”构造 65 1.30 使用“intersect”控制序列的长度 66 1.31 在属性中使用形参 68 1.32 嵌套的蕴含 70 1.33 |
内容加载中，请稍后...
商品评论（0条）