EDA应用技术

.2．1．3 pld的基本结构
2．2 简单pld
2．2．1 pal
2．2．2 gal
2．3 cpld和fpga
2．3．1 cpld的结构与工作原理
2．3．2 fpga的结构与工作原理
2．4 在系统可编程逻辑器件
2．4．1 在系统可编程技术的特点
2．4．2 isplsi系列1016的结构
2．4．3 ispgds介绍
小结
思考题与习题
第3章 eda设计流程与开发工具
3．1 eda设计流程
3．1．1 设计输入
3．1．2 设计实现
3．1．3 设计仿真
3．1．4 编程或配置
3．2 cpld和fpga的编程与配置方法
3．2．1 cpld的isp方式编程
3．2．2 使用pc并行口配置fpga
3．2．3 用专用配置器件配置fpga
3．2．4 使用单片机配置fpga
3．3 常用的eda开发工具软件
3．3．1 max+plusⅱ概述
3．3．2 lattice公司设计软件概述
3．4 max+plusⅱ的原理图输入设计示例
3．4．1 一位全加器的设计
3．4．2 2位十进制计数译码电路的设计
3．4．3 总结与补充说明
小结
思考题与习题
第4章 vhdl硬件描述语言
4．1 vhdl概述
4．1．1 vhdl的特点
4．1．2 vhdl与verilog、abel语言的比较
4．1．3 关于vhdl的学习
4．2 vhdl程序结构
4．2．1 实体
4．2．2 结构体
4．2．3 库
4．2．4 程序包
4．2．5 配置
4．3 vhdl语言要素
4．3．1 vhdl文字规则
4．3．2 vhdl数据对象
4．3．3 数据类型
4．3．4 类型转换
4．3．5 运算操作符
4．4 vhdl的基本描述语句
4．4．1 顺序语句
4．4．2 并行语句
4．4．3 其他语句
4．4．4 属性语句
小结
思考题与习题
第5章 vhdl程序设计基础
5．1 组合逻辑设计
5．1．1 门电路的设计
5．1．2 常用组合电路的设计
5．2 时序逻辑设计
5．2．1 触发器设计
5．2．2 移位寄存器设计
5．2．3 计数器设计
5．3 状态机设计
5．3．1 摩尔型状态机的设计
5．3．2 米里型状态机的设计
5．4 存储器设计
5．4．1 只读存储器rom
5．4．2 静态随机存储器sram
5．4．s 先人后出堆栈
小结
思考题与习题
第6章 max4-plusⅱ使用进阶
6．1 max+plus ⅱ的vhdl设计向导
6．1．1 创建源程序cnt4．vhd
6．1．2 创建源程序decl7s．vhd
6．1．3 完成顶层文件设计
6．1．4 顶层工程文件的处理
6．1．5 设计项目的其他信息和资源配置
6．2 lpm的调用方法
6．2．1 lpm的原理图调用方法
6．2．2 lpm的vhdl文本方式调用
6．3 波形输入设计方法
6．4 用max+plus ⅱ优化设计
6．4．1 全局逻辑综合选项
6．4．2 局部逻辑综合选项
6．4．3 探针probe的使用
6．4．4 打包
6．5 其他设置
6．5．1 编程文件转换
6．5．2 max+plus ⅱ在windows 2000上的安装设置
小结
思考题与习题
第7章 数字系统eda设计举例
7．1 数字钟
7．1．1 数字钟的设计要求
7．1．2 数字钟的顶层结构
7．1．3 数字钟各模块的vhdl源程序设计
7．2 智力竞赛抢答器
7．2．1 抢答器的功能描述
7．2．2 抢答器的设计
7，3 交通灯控制器
7．3．1 交通灯控制器功能要求
7．3．2 交通灯控制器的设计
7．3．3 仿真波形
7．3．4 下载验证
7．4 8路彩灯控制器
7．4．1 8路彩灯控制器的功能要求
7，4．2 8路彩灯控制器的设计
7．4．3 下载验证
7．5 简易数字频率计
7．5．1 设计任务
7．5．2 数字频率计的设计
小结
思考题与习题
第8章 eda实验
8．1 gw48-ck实验开发系统的使用说明
8．1．1 gw48-ck实验开发系统概述
8．1．2 实验电路结构图
8．1．3 gw48-ck系统结构图信号名与芯片引脚对照表
8．2 eda实验
8．2．1 实验1--用原理图输入法设计4位全加器
8．2．2 实验2--计数译码显示电路设计
8．2．3 实验3--计数器的设计
8．2．4 实验4--简易彩灯控制器
8．2．5 实验5--用原理图输入法设计4位十进制计数译码器
8．2．6 实验6--用原理图输入法设计2位十进制频率计
8．2．7 实验7--序列检测器设计
8．2．8 实验8--用lpm设计8位数控分频器和4位乘法器
8．2．9 实验9--脉宽可调的方波信号发生器设计
8．2．10 实验10--vga显示器彩条信号发生器设计
8．2．11 实验11--"梁祝"乐曲演奏电路
附录 常用pld芯片引脚图
参考文献