32位微机（Pentium）原理与接口技术

.2．1．3 risc和cisc
2．2 pentium寄存器
2．2．1 基本体系结构寄存器
2．2．2 系统级寄存器
2．3 cpu体系结构
2．4 pentium采用的新技术
2．4．1 pentium超标量执行技术
2．4．2 pentium整数流水线
2．4．3 pentium指令流水线技术
2．4．4 指令预取
2．4．5 指令配对规则
2．5 寻址方式
2．6 数据类型
习题
第3章 pentium存储管理
3．1 综述
3．1．1 存储器系统
3．1．2 存储管理
3．1．3 存储器结构
3．2 pentium分段存储管理
3．2．1 保护方式下的平台存储管理方式
3．2．2 多段存储管理方式
3．2．3 pentium的段转换
3．2．4 存储器段及其寄存器
3．2．5 段选择符
3．2．6 段描述符
3．2．7 段描述符表
3．3 分页存储管理
3．3．1 页转换
3．3．2 允许分页位
3．3．3 线性地址
3．3．4 页表
3．3．5 页表项
3．3．6 转换旁视缓冲存储器tlb
3．4 段与页转换组合
3．4．1 平台存储管理方式
3．4．2 段覆盖页
3．4．3 页覆盖段
3．4．4 页和段边界不对准
3．4．5 页和段边界对准
3．4．6 每段的页表
3．5 保护方式下的多任务处理
习题
第4章 高速缓冲存储器
4．1 cache存储器
4．1．1 什么是cache
4．1．2 局部性原理
4．1．3 技术术语
4．1．4 pentium片内cache
4. 2 cache配置方案
4. 2．1 pentium片内cache的配置
4．2．2 影响cache性能的因素
4．2．3 cache大小规模和性能
4．2．4 缔合方式和性能
4．2．5 实际cache
4. 3 pentium的cache结构
4．4 cache操作方式
4．4．1 数据cache
4．4．2 数据cache更新方案
4．4．3 指令cache
4．4．4 cache读写操作
4．4．5 cache替换算法与规则
4．4．6 cache写贯穿
4．4．7 cache写回
4. 5 一致性协议
4．5．1 mesi cache一致性协议模型
4．5．2 指令cache一致性协议
习题
第5章 二级cache
5．1 什么是二级cache
5．2 二级cache与一级cache的关系
5．2．1 二级cache与一级指令cache的关系
5．2．2 二级cache与一级数据cache的关系
5．3 统一的二级cache
5．3．1 二级cache使用的mesi协议
5．3．2 二级cache与主存储器
5．3．3 二级cache查找
5．3．4 二级cache命中
5．3．5 二级cache不命中
5．3．6 二级cache的lru算法
5．3．7 二级cache流水线
5．4 二级cache监视
5．5 数据传送方式
习题
第6章 浮点部僻
6．1 综述
6．2 浮点部件体系结构
6．2．1 数值寄存器
6．2．2 状态字寄存器
6．2．3 控制字寄存器
6．2．4 标记字寄存器
6．2．5 最后的指令操作码字段
6．3 浮点部件流水线操作
6．3．1 浮点流水线
6．3．2 浮点指令的流动
6．3．3 安全指令的识别
6．4 计算基础
6．4．1 数字系统
6．4．2 数据类型和格式
6．4．3 舍人控制
6．4．4 精度控制
习题
第7章 总线
7．1 总线的概念
7．1．1 概念
7．1．2 总线标准的4个特性
7．1．3 总线分类
7．1．4 总线操作
7．1．5 总线配置结构
7．2 数据传送机制
7．2．1 实际存储器和i／o接口
7．2．2 数据传送机制
7．2．3 与8位、16位、32位以及64位存储器接口
7．3 总线周期
7．3．1 单传送周期
7．3．2 成组周期
7．3．3 中断确认周期
7．3．4 专用总线周期
7．4 pci总线
7．4．1 pci局部总线的特征
7．4．2 即插即用