最 低 价：￥32.20
| 本书可作为高校电子工程、计算机科学与工程、微电子半导体等专业的高年级本科生和研究生的教材或教学参考书，同时，也非常适合作为从事芯片设计的工程师以及从事该领域的研究和开发的工程技术人员的参考书。 |
| 译者的话 第三版前言 第二版前言 第一版前言 第1章 数字系统和VLSI 1. 1 为什么要进行集成电路设计 1. 2 IC制造 1. 2. 1 工艺 1. 2. 2 技术经济分析 1. 3 COMS工艺 1. 3. 1 COMS电路技术 1. 3. 2 功耗 1. 3. 3 设计和可测性 1. 4 IC设计技术 1. 4. 1 层次设计 1. 4. 2 抽象设计 1. 4. 3 计算机辅助设计 1. 5 发展趋势 1. 6 小结 1. 7 文献介绍 习题 第2章 晶体管和版图 33 2. 3. 7 晶体管的高级结构 2. 3. 8 Spice模型 2. 4 导线和通孔 2. 4. 1 导线的寄生效应 2. 4. 2 铜连线的趋肤效应 2. 5 设计规则 2. 5. 1 制作缺陷 2. 5. 2 按比例缩小的设计规则 2. 5. 3 SCMOS设计规则 2. 5. 4 标准工艺参数 2. 6 版图设计和工具 2. 6. 1 电路版图 2. 6. 2 棍图 2. 6. 3 层次棍图 2. 6. 4 版图设计和分析工具 2. 6. 5 自动版图工具 2. 7 文献介绍 习题 第3章 逻辑门 3. 1 引言 3. 2 组合逻辑函数 3. 3 静态互补逻辑门 3. 3. 1 门级结构 3. 3. 2 基本门电路的版图 3. 3. 3 逻辑级 3. 3. 4 时延和传输时间 3. 3. 5 功耗 3. 3. 6 速度功率积 3. 3. 7 版图和寄生效应 3. 3. 8 驱动大负载 3. 4 开关逻辑 3. 5 交替的门电路 3. 5. 1 准nMOS逻辑 3. 5. 2 DCVS逻辑 3. 5. 3 多米诺逻辑 3. 6 低功耗逻辑门电路 3. 7 电阻性互连线的时延 3. 7. 1 RC传输线的时延 3. 7. 2 通过RC树的时延 3. 7. 3 在RC传输线中插入缓冲器 3. 7. 4 RC线路中的串扰 3. 8 感性互连线的延时 3. 8. 1 基本RLC电路 3. 8. 2 RLC传输线的时延 3. 8. 3 RLC传输线中插入缓冲器 3. 9 文献介绍 习题 第4章 组合逻辑网络 4. 1 引言 4. 2 基于标准单元的版图 4. 2. 1 单行版图设计 4. 2. 2 标准单元版图设计 4. 3 模拟 4. 4 组合网络的时延 4. 4. 1 扇出 4. 4. 2 路径时延 4. 4. 3 晶体管尺寸 4. 4. 4 自动逻辑优化 4. 5 逻辑和互连线的设计 4. 5. 1 时延的建模 4. 5. 2 连线尺寸 4. 5. 3 插入缓冲器 4. 5. 4 串扰的最小化 4. 6 功率优化 4. 6. 1 功率分析 4. 7 开关逻辑网络 4. 8 组合逻辑的测试 4. 8. 1 逻辑门的测试 4. 8. 2 组合网络测试 4. 9 文献介绍 习题 第5章时序机 5. 1 引言 5. 2 锁存器和触发器 5. 2. 1 储存元件的种类 5. 2. 2 锁存器 5. 2. 3 触发器 5. 3 时序系统和时钟规则 5. 3. 1 触发器单相系统 5. 3. 2 锁存器两相系统 5. 3. 3 高级时钟分析 5. 3. 4 时钟发生器 5. 4 时序系统设计 5. 4. 1 时序机的结构规范 5. 4. 2 状态转换图和表 5. 4. 3 状态分配 5. 5 功率优化 5. 6 设计确认 5. 7 时序测试 5. 8 文献介绍 习题 第6章 子电路系统设计 6. 1 引言 6. 2 子电路系统设计原理 6. 2. 1 流水线 6. 2. 2 数据通道 6. 3 组合移位器 6. 4 加法器 6. 5 算术逻辑单元 6. 6 乘法器 6. 7 高密度存储器 6. 7. 1 ROM 6. 7. 2 静态RAM 6. 7. 3 三管动态RAM 6. 7. 4 单管动态RAM 6. 8 现场可编程门阵列 6. 9 可编程逻辑阵列 6. 10 文献介绍 习题 第7章 版图规划 7. 1 引言 7. 2 版图规划方法 7. 2. 1 区块布局和通道定义 7. 2. 2 全局布线 7. 2. 3 开关盒布线 7. 2. 4 功率分布 7. 2. 5 时钟分布 7. 2. 6 版图规划技巧 7. 2. 7 设计确认 7. 3 芯片外的连接 7. 3. 1 封装 7. 3. 2 I／O结构 7. 3. 3 压焊块的设计 7. 4 文献介绍 习题 第8章 体系结构设计 8. 1 引言 8. 2 硬件描述语言 8. 2. 1 硬件描述语言的模块化 8. 2. 2 VHDL 8. 2. 3 Verilog 8. 2. 4 用C语言作为硬件描述语言 8. 3 寄存器传输级设计 8. 3. 1 数据通道——控制器的体系结构 8. 3. 2 ASM图的设计 8. 4 高级综合 8. 4. 1 功能性建模的编程 8. 4. 2 数据 8. 4. 3 控制 8. 4. 4 数据和控制 8. 4. 5 设计方法学 8. 5 低功耗结构 8. 5. 1 电压大小按比例缩放的驱动结构 8. 5. 2 省电模式 8. 6 系统芯片和嵌入式CPU 8. 7 体系结构的测试 8. 8 文献介绍 习题 第9章 芯片设计 9. 1 引言 9. 2 设计方法 9. 3 Kitchen定时器芯片 9. 3. 1 定时器的规范和结构 9. 3. 2 结构设计 9. 3. 3 逻辑和布局设计 9. 3. 4 设计确认 9. 4 微处理器数据通道 9. 4. 1 数据通道组成 9. 4. 2 时钟化和总线设计 9. 4. 3 逻辑和版图设计 9. 5 文献介绍 习题 第10章 CAD系统和算法 10. 1 引言 10. 2 CAD系统 10. 3 开关级模拟 10. 4 版图综合 10. 4. 1 布局 10. 4. 2 全局布线 10. 4. 3 详细布线 10. 5 版图分析 10. 6 时序分析和优化 10. 7 逻辑综合 10. 7. 1 与工艺无关的逻辑优化 10. 7. 2 与工艺有关的逻辑优化 10. 8 测试发生器 10. 9 时序机的优化 10. 10 调度和约束 10. 11 软硬件协同设计 10. 12 文献介绍 习题 附录A 词汇表 附录B 芯片设计工程 B. 1 分类规划思想 B. 2 工程建议和规范 B. 3 设计规划 B. 4 设计检查点及文档 B. 4. 1 子系统检查 B. 4. 2 第一次版图检查 B. 4. 3 工程完成 附录C Kitchen定时器模型 C. 1 用C语言描述的硬件模型 C. 1. 1 模拟 C. 1. 2 实例 参考文献 |
![EDA工程的理论与实践——SOC系统芯片设计[按需印刷]](http://images.china-pub.com/ebook15001-20000/18486/zcover.jpg)
内容加载中，请稍后...
商品评论（0条）