
| 刘波,男,29岁,毕业于西安理工大学测控专业,硕士研究生。目前在成都前锋科技事业部担任主持设计师,精通单片机、CPLD/FPGA及DSP的设计,现主要从事数字电视相关产品的开发。
曾经设计完成过的代表性项目有:QF5310型MPEG2综合解码器、QF5372型多标准调制射频信号发生器、QF537l型DVB-C QAM调制器、QF5312型DVB—C数字电视测试接收机等。 |
| 第一篇 Verlog HDL语言设计基础篇 第1章 Verlog HDL语言设计入门 第2章 Verlog HDL语言要素与表达式 第3章 行为级建模 第4章 结构级建模 第5章 时序状态机的设计入门与提高 第二篇 Verilog HDL语言综合原理篇 第6章 综合的基本知识 第7章 Verilog HDL语句的综合- 第8章 常用模块的建模实例 第9章 建模优化 第10章 设计验证 第三篇 常用EDA开发工具 第11章 Quartus Ⅱ使用指南 第12章 ISE开发工具 第13章 ModelSim开发工具 第四篇 设计经验与技巧篇 第14章 优秀设计的经验与技巧指导 第五篇 Verlog HDL实例应用篇 第15章 各种加法器(减法器)设计 第16章 常用乘法器设计 第17章 伽罗华域GF(q)乘法器设计 第18章 常用除法器设计 第19章 积分梳状滤波器(ClC)设计 第20章 CORDIC数字计算机的设计 第21章 伪随机序列应用设计 第22章 异步FIFO设计 第23章 RS(204,188)译码器的设计 附录A Verilog关键字 附录B Verilog运算符 附录C Verilog系统任务与函数 |
商品评论(0条)