| |
|
|
| 第1章 概述 1.1 引言 1.2 ASIC的概念 1.3 ASIC开发流程 1.4 中国集成电路发展现状 第2章 Verilog HDL硬件描述语言简介 2.1 电子系统设计方法的演变过程 2.2 硬件描述语言综述 2.3 Verilog HDL的基础知识 2.4 Verilog HDL的设计模拟与仿真 第3章 ASIC前端设计 3.1 引言 3.2 ASIC前端设计概念 3.3 ASIC前端设计的工程规范 3.4 设计思想 3.5 结构设计 3.6 同步电路 3.7 ASIC前端设计基于时钟的划分 3.8 同步时钟设计 3.9 ASIC异步时钟设计 4.10 小结 第4章 ASIC前端验证 4.1 ASIC前端证综述 4.2 前端验证的一般方法 4.3 testbench 4.4 参考模型 4.5 验证组件的整合与仿真 4.6 小结 第5章 逻辑综合 5.1 综合的原理和思路 5.2 可综合的代码的编写规范 5.3 综合步骤 5.4 综合的若干问题及解决 …… 第6章 可测性技术 第7章 后端验证 附录A 常用术语表 附录B Verilog语法和词汇惯用法 附录C Verilog HDL关键字 附录D Verilog 不支持的语言结构 参考文献 |
内容加载中，请稍后...
商品评论（0条）