硬件描述语言Verilog（第四版）

. 1．5．2 系统的数据通道
1．5．3 数据通道功能模块的细节
1．5．4 用连线将数据通道连在一起
1．5．5 fsm说明
1．6 周期精确的行为描述
1．6．1 规范方法
1．6．2 几点注释
1．7 赋值语句的总结
1．8 小结
1．9 练习
第2章 行为建模
2．1 进程模型
2．2 1f—then—else
2．2．1 else如何与if语句配对
2．2．2 条件操作符
2．3 循环语句
2．3．1 四种基本循环语句
2．3．2 循环的异常退出
2．4 多分支语句
2．4．1 if—else—if
2．4．2 case
2．4．3 case和if—else—if的比较
2．4．4 casez和casex
2．5 函数和任务
2．5．1 任务
2．5．2 函数
2．5．3 结构视域
2．6 作用域规则和层次名
2．6．1 作用域规则
2．6．2 层次名
2．7 小结
2．8 练习
第3章 并发进程
3．1 并发进程
3．2 事件
3．2．1 事件控制语句
3．2．2 有名事件
3．3 等待语句
3．3．1 一个完整的生产者和消费者握手示例
3．3．2 wait语句和while语句的对比
3．3．3 wait语句和事件控制语句的比较
3．4 并发进程示例
3．5 简单流水线处理器
3．5．1 基本处理器
3．5．2 流水线之间的同步
3．6 有名块的终止
3．7 赋值语句内部控制和定时事件
3．8 过程持续赋值
3．9 顺序模块和并行模块
3．10 练习
第4章 逻辑级建模
4．1 引言
4．2 逻辑门与线网
4．2．1 用基元逻辑门建模
4．2．2 四级逻辑值
4．2．3 线网
4．2．4 模块例示与端口规范
4．2．5 有关逻辑级的一个示例
4．3 示例数组
4．4 持续赋值
4．4．1 组合电路的行为建模
4．4．2 线网与持续赋值语句声明
4．5 参数化定义
4．6 行为级／结构级的混合示例
4．7 逻辑延迟建模
4．7．1 门级建模示例
4．7．2 门和线网延迟
4．7．3 时间单位的规定
4．7．4 最小延迟、典型延迟和最大延迟
4．8 模块中的延迟路径
4．9 小结
4．10 练习
第5章 高级时序
5．1 verilog时序模型
5．2 模拟器的基本模型
5．2．1 门级模拟
5．2．2 更通用的模型
5．2．3 行为级模型的调度
5．3 模拟算法的不确定行为
5．3．1 临近不确定区
5．3．2 verilog是一种并发语言
5．4 非阻塞过程赋值语句
5．4．1 阻塞和非阻塞赋值的比较
5．4．2 非阻塞赋值的一般用法
5．4．3 事件驱动调度算法的扩展
5．4．4 非阻塞赋值的举例分析
5．5 小结
5．6 练习题
第6章 逻辑综台
6．1 综合概述
6．1．1 寄存器传输级系统
6．1．2 限制声明
6．2 使用门和持续赋值的组合逻辑
6．3 用来说明组合逻辑的过程语句
6．3．1 基础
6．3．2 复杂形式——推断出的锁存器
6．3．3 说明无关项
6．3．4 过程循环结构
6．4 时序元件的推断
6．4．1 锁存器的推断
6．4．2 触发器的推断
6．4．3 小结
6．5 三态器件的推断
6．6 有限状态机的描述
6．6．1 有限状态机的示例
6．6．2 fsm说明的另一种方式
6．7 逻辑综合的总结
6．8 习题
第7章 行为综台
7．1 行为综合的介绍
7．2 周期精确的说明
7．2．1 always块的输入和输出
7．2．2 always块的输入和输出关系
7．2．3 复位功能说明
7．3 米利／摩尔机的说明
7．3．1 复杂控制的说明
7．3．2 数据与控制路径的折中
7．4 小结
第8章 用户定义的基元
8．1 组合基元
8．1．1 用户定义基元的基本特征
8．1．2 组合逻辑电路的描述
8．2 时序基元
8．2．1 电平敏感的基元
8．2．2 边沿敏感的基元
8．3 速记表示法
8．4 电平敏感与边沿敏感混合的基元
8．5 小结
8．6 练习
第9章 开关级建模
9．1 动态mos移位寄存器示例
9．2 开关级建模
9．2．1 强度建模
9．2．2 强度的定义
9．2．3 使用强度的示例
9．2．4 电阻型mos门
9．3 二义性强度
9．3．1 二义性强度的说明
9．3．2 基本计算
9．4 minisim示例
9．4．1 概述
9．4．2 minisim的源码
9．4．3 模拟结果
9．5 小结
9．6 练习
第10章 工程项目
10. 1 建立功耗模型
l0．1．1 对功耗进行建模
10．1．2 需要做什么
10．1．3 步骤
10．2 软盘控制器
10．2．1 介绍
10．2．2 磁盘格式
10．2．3 功能描述
10．2．4 真实设备
10．2．5 你一直想知道的有关crc的各种情况
10．2．6 起支持作用的verilog模块
附录a 学习指南
a．1 结构描述
a．2 测试台模块
a．3 使用always的组合电路
a．4 时序电路
a．5 层次化描述
a．6 有限状态机和数据通道
a．7 周期精确描述
附录b 词法
b．1 空白符和注释
b．2 操作符
b．3 数字
b．4 字符串
b．5 标识符、系统名和关键字
附录c verilog操作符
c．1 操作符表
c．2 操作符优先级
c．3 操作符真值表
c．4 表达式的位数
附录d verilog门类型
d．1 逻辑门
d．2 buf和not门
d．3 bufif和notif门
d．4 mos门
d．5 双向门
d．6 cmos门
d．7 pullup和pulldown门
附录e 寄存器、存储器、整数和时间
e．1 寄存器
e．2 存储器
e．3 整数和时间
附录f 系统任务和函数
f．1 display和write任务
f．2 持续监视
f．3 选通监视
f．4 文件输出
f．5 模拟时间
f．6 停止和完成
f．7 随机函数
f．8 从磁盘文件读数据
附录g 形式化语法定义
g．1 形式化语法规范指南
g．2 源文本
g．3 声明
g．4 基元示例
g．5 模块例示
g．6 udp的声明和例示
g．7 行为语句
g．8 specify部分
g．9 表达式
g．10 通用说明